片上eDRAM性能評(píng)價(jià)函數(shù)簇研究
加入技術(shù)交流群
3 研究方法
3.1 基于FPGA的評(píng)價(jià)函數(shù)簇實(shí)驗(yàn)平臺(tái)的建立
設(shè)計(jì)一個(gè)多主控單元的eDRAM控制器，在利用評(píng)價(jià)函數(shù)簇分析的基礎(chǔ)上優(yōu)化其性能，使其能夠充分地利用eDRAM的優(yōu)點(diǎn)，同時(shí)付出的代價(jià)較小。
目前的SOC設(shè)計(jì)中，通常有多個(gè)模塊可以訪問存儲(chǔ)系統(tǒng)，其一般結(jié)構(gòu)如圖2所示，SOC中的CPU、DSP和其他一些IP模塊都可能訪問存儲(chǔ)系統(tǒng)，這些訪問將會(huì)產(chǎn)生沖突，同時(shí)由于不同的控制單元訪問存儲(chǔ)系統(tǒng)的地址不同，這可能需要不停的激活不同的行，引入了很大的延時(shí)，極大地降低了存儲(chǔ)系統(tǒng)的性能。為此需要優(yōu)化多主控單元時(shí)的eDRAM控制器的仲裁方式，以使其性能得到改善。
對(duì)于本項(xiàng)目來說實(shí)際實(shí)現(xiàn)eDRAM過于昂貴，而且不適合參量變化的實(shí)驗(yàn)。本項(xiàng)目擬采用FPGA來進(jìn)行硬件驗(yàn)證，用FPGA中BlockRAM加上一些邏輯來仿真eDRAM的行為，其框圖如圖3所示。
根據(jù)可獲得的eDRAM核的具體性能和訪問延時(shí)特性來設(shè)計(jì)其中的邏輯。當(dāng)然，eDRAM的刷新行為無法用這種方法模擬，但是其延時(shí)是可以模擬的。本項(xiàng)目擬采用如下幾種FPGA來進(jìn)行仿真。分別采用Xilinx公司的Virtex-II和 Virtex-II Pro型的FPGA以及Altera公司的APEX和Stratix-II型FPGA來進(jìn)行仿真，這些FPGA中分別集成了硬核CPU PowerPC 405和ARM9，以及軟核CPU MicroBlaze和Nois II。
將本項(xiàng)目研究開發(fā)的普適的、可定制的eDRAM控制器接口IP核下載到上述FPGA中，運(yùn)行SPEC2000或SPEC95等基準(zhǔn)程序，分別觀察和測(cè)量在不同的參數(shù)配置下系統(tǒng)的性能就可以得到不同參數(shù)對(duì)系統(tǒng)性能的影響，同時(shí)也可以驗(yàn)證本項(xiàng)目開發(fā)的普適的、可定制的eDRAM控制器接口IP核的正確性。另外，將本項(xiàng)目研究開發(fā)的多主控單元的eDRAM控制器與其它一些可以訪問eDRAM的IP一起下載到FPGA，改變eDRAM的仲裁策略或不同請(qǐng)求的排隊(duì)策略，即可通過測(cè)量系統(tǒng)性能來確定最佳的仲裁策略。
3.2 評(píng)價(jià)函數(shù)簇模型建立
針對(duì)具體的應(yīng)用，可選擇基準(zhǔn)測(cè)試程序中四種不同的參量組合，給出有代表性的測(cè)試基準(zhǔn)?；趫D1分析可知，所有的參數(shù)都是離散變量，在上述實(shí)驗(yàn)中可以將各種情況下L，P，A值測(cè)量出來，并用統(tǒng)計(jì)方法進(jìn)行處理。在已知曲線的基礎(chǔ)上，進(jìn)行曲線擬合，求得經(jīng)驗(yàn)公式。Y函數(shù)需要基于Foundry的eDRAM模型來計(jì)算，此函數(shù)較為成熟和準(zhǔn)確，只需加入函數(shù)簇中即可。
為了驗(yàn)證模型的正確性，在仿真軟件SimpleScalar的基礎(chǔ)上進(jìn)行擴(kuò)展，使用SimpleScalar仿真軟件來仿真本項(xiàng)目所用到的存儲(chǔ)器層次結(jié)構(gòu)，與根據(jù)模型計(jì)算得到的性能指標(biāo)進(jìn)行比較來判斷模型的正確性。SimpleScalar是開放源代碼的軟件，基于Alpha指令結(jié)構(gòu)，為了用此軟件仿真本項(xiàng)目的結(jié)構(gòu)，需要對(duì)進(jìn)行修改和完善。
4 結(jié)束語
本文作者的創(chuàng)新點(diǎn)在于提出了一種定量的存儲(chǔ)系統(tǒng)性能評(píng)估的建模方法,可為SOC設(shè)計(jì)中基于eDRAM的存儲(chǔ)系統(tǒng)設(shè)計(jì)提供方法。根據(jù)評(píng)價(jià)函數(shù)，可以針對(duì)具體應(yīng)用來選擇存儲(chǔ)體個(gè)數(shù)、行寬、列寬、字長(zhǎng)、刷新頻率、地址映射方式，從而構(gòu)建一個(gè)速度、面積和功耗優(yōu)化的eDRAM的存儲(chǔ)器，這對(duì)高性能的SOC的設(shè)計(jì)有重要意義。
評(píng)論