S3C44B0X應用設計 - 存儲器組設計
圖 4-8.用半字 SRAM 設計的半字 SRAM 組
圖 4-9.字 EEPROM/SRAM 組設計
S3C44B0X的EDO DRAM組的設計
DRAM組6-7,可以有著不同的數據總線寬度,并且數據總線寬度由S/W,一個BWSCON 特殊功能寄存器組控制的。DRAM 組 6-7 的一個設計樣例如圖 4-10 和 4-11 所示。
圖 4-10.半字 EDO/Normal DRAM 組設計
圖 4-11.字 EDO/Normal DRAM 組
S3C44B0X的SDRAM 組的設計
S3C44B0X 同步 DRAM 接口特性如下:(1)SDRAM 的最大行地址:10 位;(2)CAS 延遲:2/3 周期。
評論