ARM硬件設(shè)計(jì)：EBI總線

1.地址線引腳

AT91X40X系列地址總線有24根地址線并且因此能夠訪問16M的存儲器空間。地址線A0-A23不能和任何PIO線或內(nèi)部設(shè)備復(fù)用。地址線A20-A23復(fù)用為PIO線和四個(gè)附加的4個(gè)片選線。在訪問設(shè)備時(shí)如果這4個(gè)高4位地址線不使用，他們能夠作為片選線或PIO線。當(dāng)使用基于閃存的AT91X40X系列微控制器時(shí)，注意地址線A20復(fù)位后不得作為片選線(CS7)或PIO線。A20是內(nèi)部閃存的MSB(最高位）。

2.數(shù)據(jù)總線引腳

AT91X40X系列數(shù)據(jù)總線能夠使用8-位或16-位模式，這依賴于片選線0(NCSO)的BMS引腳狀態(tài)和其他所有片選線的EBI芯片選擇寄存器的配置。需要注意的是，AT91X40X系列微控制器的數(shù)據(jù)總線沒有內(nèi)部上拉或下拉電阻。強(qiáng)烈建議你增加100KR左右的上拉或下拉電阻以防止外部干擾信號導(dǎo)致的未知?jiǎng)幼骱?或內(nèi)部振蕩器故障導(dǎo)致的VDDIO和VDDCORE的額外電流損耗。AT91的EBI數(shù)據(jù)總線能夠驅(qū)動的負(fù)載電容能夠通過AT91EBI定時(shí)計(jì)算器應(yīng)用筆記估算。

3.控制信號引腳

控制總線有以下幾個(gè)模式讀寫線，片選線和字節(jié)選擇線，他們使用戶能夠連接多種存儲器和外圍設(shè)備。注意的是，依賴于微控制器的主時(shí)鐘，必須NWR和NRD線可接受的最大負(fù)載電容在可接受的范圍內(nèi)。過載的NWR和NRD線可以延長一些EBI延時(shí)，因而發(fā)生讀或?qū)懺L問不一致。

控制總線信號能夠驅(qū)動的負(fù)載電容能夠通過AT91 EBI定時(shí)計(jì)算器應(yīng)用筆記估算。

4.NWAIT引腳

在訪問的任何時(shí)間或標(biāo)準(zhǔn)的等待狀態(tài)不足夠時(shí)NWAIT引腳能夠增加讀或?qū)懺L問的額外的等待周期。當(dāng)NWAT引腳被檢測到為低時(shí)，內(nèi)核時(shí)鐘停止并且EBI停止當(dāng)前訪問但不改變輸出信號或內(nèi)部計(jì)數(shù)器和狀態(tài)。當(dāng)NWAIT引腳被重新釋放后，內(nèi)核時(shí)鐘啟動并且EBI結(jié)束訪問操作。

NWAIT引腳輸入低激活并且在主時(shí)鐘的上升沿檢測。NWAIT輸入信號僅僅能夠在主時(shí)鐘低階段同步激活。

NWAIT信號在時(shí)鐘的上升沿也必須保證設(shè)置時(shí)間和保持所需的時(shí)間匹配。當(dāng)設(shè)置和保持時(shí)間不匹配時(shí)，它可以立即凍結(jié)EBI信號到他們的活動狀態(tài)（或甚至一些周期之后）并且保持這個(gè)狀態(tài)直到執(zhí)行硬件復(fù)位。如果NWAIT引腳由像DSP或FPGA之類的外部器件驅(qū)動，用戶必須保證當(dāng)AT91微控制器上電時(shí)NWAIT引腳為高驅(qū)動。如果NWAIT引腳未使用，必須增加一個(gè)100KR的上拉電阻。