<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于ARM9內(nèi)核Processor外部NAND FLASH的控制實(shí)現(xiàn)

          基于ARM9內(nèi)核Processor外部NAND FLASH的控制實(shí)現(xiàn)

          作者: 時(shí)間:2016-12-02 來源:網(wǎng)絡(luò) 收藏
          1 NAND FLASH

          NAND寫回速度快、芯片面積小,特別是大容量使其優(yōu)勢明顯。頁是NAND中的基本存貯單元,一頁一般為512 B(也有2 kB每頁的large page NAND FLASH),多個(gè)頁面組成塊。不同存儲(chǔ)器內(nèi)的塊內(nèi)頁面數(shù)不盡相同,通常以16頁或32頁比較常見。塊容量計(jì)算公式比較簡單,就是頁面容量與塊內(nèi)頁面數(shù)的乘積。根據(jù)FLASH Memory容量大小,不同存儲(chǔ)器中的塊、頁大小可能不同,塊內(nèi)頁面數(shù)也不同。例如:8 MB存儲(chǔ)器,頁大小常為512 B、塊大小為8 kB,塊內(nèi)頁面數(shù)為16。而2 MB的存儲(chǔ)器的頁大小為256 B、塊大小為4 kB,塊內(nèi)頁面數(shù)也是16。NAND存儲(chǔ)器由多個(gè)塊串行排列組成。實(shí)際上,NAND型的FLASHMemory可認(rèn)為是順序讀取的設(shè)備,他僅用8 b的I/O端口就可以存取按頁為單位的數(shù)據(jù)。NAND在讀和擦寫文件、特別是連續(xù)的大文件時(shí),速度相當(dāng)快。

          2 NAND FLASH與NOR FLASH比較

          NOR的特點(diǎn)是可在芯片內(nèi)執(zhí)行,這樣程序應(yīng)該可以直接在FLASH內(nèi)存內(nèi)運(yùn)行,不必再把代碼讀到系統(tǒng)RAM中。NOR的傳輸效率很高,但寫入和讀出速度較低。而NAND結(jié)構(gòu)能提供極高的單元密度,并且寫入和擦除的速度也很快,是高數(shù)據(jù)存儲(chǔ)密度的最佳選擇。

          這兩種結(jié)構(gòu)性能上的異同主要為:NOR的讀速度比NAND快;NAND的寫入速度比NOR快很多;NAND的擦除速度遠(yuǎn)比NOR快;NAND的擦除單元更小,相應(yīng)的擦除電路也更加簡單;NAND的實(shí)際應(yīng)用方式要比NOR復(fù)雜得多;NOR可以直接使用,并在上面直接運(yùn)行代碼,而NAND需要I/O接口,因此使用時(shí)需要驅(qū)動(dòng)程序。

          3 NAND FLASH在系統(tǒng)中的控制

          在沒有NAND FLASH硬件接口的環(huán)境中,通過軟體控制CPU時(shí)序和硬件特殊接線方式實(shí)現(xiàn)仿真NANDFLASH接口,進(jìn)而實(shí)現(xiàn)在嵌入式系統(tǒng)中脫離NANDFLASH專用硬件接口進(jìn)行對(duì)NAND FLASH讀、寫、擦除等操作的實(shí)現(xiàn)方法。

          本方法主要工作在以下兩個(gè)方面:

          軟件方面:針對(duì)特殊硬件線路的軟體設(shè)計(jì)和嚴(yán)格的CPU時(shí)序控制;
          硬件方面:硬件的線路設(shè)計(jì),利用NOR FLASH專用硬件接口控制NAND FLASH。
          首先建立的開發(fā)平臺(tái)如圖1所示。



          本平臺(tái)使用Intel的PXA270 Processor,無內(nèi)建NAND FLASH Controller,使用NOR FLASH Controller控制NAND FLASH,具體的線路連接方式如圖2所示。



          NAND FLASH的I/O0~I(xiàn)/07引腳用于對(duì)FLASH發(fā)送操作命令和收發(fā)數(shù)據(jù),ALE用于指示FLASH當(dāng)前數(shù)據(jù)為地址信息,CLE用于指示當(dāng)前數(shù)據(jù)為操作命令信息,當(dāng)兩者都無效時(shí),為數(shù)據(jù)信息。CE引腳用于FLASH片選。RE和WE分別為FLASH讀、寫控制,R/B指示FLASH命令是否已經(jīng)完成。逭里選用的是CE dont care的NAND FLASH。

          NAND FLASH的讀寫操作以page方式進(jìn)行,一次讀寫均為一個(gè)page,erase方式以block方式進(jìn)行。這種方式,使其讀寫速度大大提高。
          在時(shí)序方面,以讀操作為例,其時(shí)序如圖3所示。



          操作過程主要分為以下幾個(gè)步驟:

          (1)發(fā)送讀操作命令
          CE有效,CLE有效,WE有效,I/O0~I(xiàn)/O8上面數(shù)據(jù)為command代碼數(shù)據(jù)。

          (2)發(fā)送地址數(shù)據(jù)(需要讀取的FLASH地址)
          CE有效,ALE有效,WE有效,I/O0~I(xiàn)/O8上面為所需地址數(shù)據(jù)。由于地址數(shù)據(jù)較多,所以需要分幾次依次發(fā)送。每次發(fā)送都需要產(chǎn)生WE信號(hào)以將其寫入NANDFLASH芯片。

          (3)等待R/B信號(hào),最后讀出數(shù)據(jù)
          在最后一個(gè)地址數(shù)據(jù)寫入FLASH之后,R/B信號(hào)即變低。等待芯片完成整個(gè)page數(shù)據(jù)讀取之后,R/B信號(hào)變高。此時(shí),CE有效,ALE,CLE均拉低,依次產(chǎn)生RE信號(hào),從I/O0~I(xiàn)/O8讀取出所需數(shù)據(jù)。

          對(duì)于寫操作和擦除操作,其基本原理相同,只是信號(hào)順序略有改變,就不再贅述。

          由于使用了CPU地址線A1,A2連接CLE,ALE引腳,對(duì)CPU低2、3位地址的讀寫操作就意味著對(duì)NANDFLASH進(jìn)行讀寫命令/數(shù)據(jù)操作。如果此程序工作在OS上的application層的話,MMU已經(jīng)屏蔽程序?qū)Φ讓佑布闹苯釉L問,所以需要對(duì)MMU進(jìn)行設(shè)定,為NANDFLASH開辟一塊。Memory映像區(qū)域,這樣就可以通過OS對(duì)底層的NAND FLASH進(jìn)行操作。以該系統(tǒng)為例,使用CPU的CS1引腳控制NAND FLASH的CE信號(hào),先將其映像為0x24000000地址,此時(shí),對(duì)0x24000000地址讀寫即對(duì)NAND FLASH芯片進(jìn)行數(shù)據(jù)讀寫,而對(duì)Ox24000002地址寫數(shù)據(jù),使CPU的A1地址引腳為高,即對(duì)NAND FLASH發(fā)送command命令,同樣,對(duì)0x24000004地址寫數(shù)據(jù),即對(duì)NAND FLASH發(fā)送address數(shù)據(jù)。

          在對(duì)NAND FLASH發(fā)送命令/數(shù)據(jù)之后,由于程序運(yùn)行速度比FLASH芯片快很多,需要在每一次操作之后插入若干等待周期,并利用CPU的GPIO檢測芯片R/B信號(hào)。直至芯片完成本次操作再進(jìn)行下一步操作。

          需要注意的是,在對(duì)FLASH發(fā)送命令數(shù)據(jù)過程中的等待,沒有反饋信號(hào)可以檢測,只能通過反復(fù)調(diào)試確定其所需等待時(shí)間。

          在設(shè)計(jì)中采用CPU的CS1信號(hào)對(duì)NAND FLASH進(jìn)行CE(片選)控制。此處不能采用CPU的GPIO進(jìn)行控制,因?yàn)樵?strong>嵌入式設(shè)備的ARMCPU中,CPU本身采用了指令、數(shù)據(jù)自動(dòng)預(yù)讀的高速緩存技術(shù)和流水線技術(shù)。因此,當(dāng)程序在NOR FLASH里面直接運(yùn)行的時(shí)候(目前絕大多數(shù)嵌入式系統(tǒng)采用的方式),在運(yùn)行任何兩段相連的代碼中間,CPU都有可能對(duì)NOR FLASH進(jìn)行指令或數(shù)據(jù)的預(yù)讀操作,從而產(chǎn)生大量的RE,OE信號(hào)和地址信號(hào)。 如果使用GPIO控制NAND FLASH的CE信號(hào)則無法避免這種影響。CPU的CS1信號(hào)是由CPU內(nèi)部自動(dòng)產(chǎn)生,因此在CPU預(yù)讀期間,CS1信號(hào)可以有效屏蔽NANDFLASH芯片。并且,由于NAND FLASH芯片支持CEdont care模式,在CE無效的情況下,芯片本身的工作狀態(tài)并不會(huì)被干擾,由此保證了NOR FLASH和NANDFLASH在同一CPU界面中互不干擾的穩(wěn)定運(yùn)行。對(duì)于CS1信號(hào)的寬度等參數(shù),也需要在實(shí)驗(yàn)中進(jìn)行調(diào)節(jié),才能保證整個(gè)系統(tǒng)快速穩(wěn)定的運(yùn)行。

          4 NAND FLASH在系統(tǒng)中的讀寫速度

          經(jīng)過測試在該系統(tǒng)平臺(tái)中,OS為Palm OS 5.4;CPU使用PXA270 312 MHz;SDRAM使用Samsung的16data width HYB25L256160AF-7.5@104 MHz;NANDFLASH選用Samsung 128 MB 8 b I/O NAND LASHK9F1G08U0A達(dá)到在文件系統(tǒng)下面的讀/寫的速度為3 MB/s,擦除的速度為65 MB/s,在手持式設(shè)備中運(yùn)用性能已經(jīng)夠了。


          評(píng)論


          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();