2.45GHzWLAN功率放大器設(shè)計(jì)

　　1 引言

　　近年來(lái)，隨著無(wú)線通信技術(shù)的迅速發(fā)展，對(duì)全集成、高性能、低成本的無(wú)線收發(fā)機(jī)的需求變得越來(lái)越迫切。而發(fā)射機(jī)系統(tǒng)中的一個(gè)關(guān)鍵模塊就是功率放大器，從功耗方面考慮，功率放大器的功率損耗在發(fā)射機(jī)的總功耗中占有很大比例。于是一個(gè)高效率的CMOS 功率放大器的設(shè)計(jì)就顯得尤為重要。而隨著RF CMOS技術(shù)的不斷發(fā)展 ，使得基于Si CMOS工藝的射頻集成電路在GHz頻段上的性能上有了很大的提高，而且它具有高集成度、低功耗、低成本的特點(diǎn)，能夠和基帶數(shù)字電路相兼容。最終可以實(shí)現(xiàn)片上系統(tǒng)集成(SOC)。所以近年來(lái)對(duì)于Si的CMOS射頻集成電路的研究成為國(guó)際上研究的熱點(diǎn)。

　　功率放大器通常分為線性和非線性?xún)纱箢?lèi)，線性放大器有四種： A、B 、AB和 C，它們的主要差別在于柵極偏置情況不同，這類(lèi)傳統(tǒng)的功率放大器具有較高的線性度，但效率較低;非線性放大器主要有D、E和F。對(duì)于本文的無(wú)線局域網(wǎng)而言，由于要求具備高線性。所以?xún)杉?jí)分別采用的是A和AB類(lèi)放大模式。

　　2 功率放大器的電路設(shè)計(jì)

　　一個(gè)典型的功率放大器一般包括輸入匹配網(wǎng)絡(luò)、晶體管放大電路、級(jí)間匹配網(wǎng)絡(luò)、偏置網(wǎng)絡(luò)和輸出阻抗匹配網(wǎng)絡(luò)等 ,如下圖1所示。

　　圖1 功率放大器結(jié)構(gòu)框圖

　　2.1 自偏置共源共柵(Cascode)結(jié)構(gòu)

　　對(duì)于功放而言，標(biāo)準(zhǔn)的0.18um CMOS工藝的晶體管漏柵間的最大電源電壓為2V，擊穿電壓大約是4V。在功放中，管子漏端的直流與交流電壓之和可達(dá)到2-3倍的電源電壓，這就給管子的柵氧化層帶來(lái)?yè)舸┑奈ｋU(xiǎn)。在設(shè)計(jì)PA時(shí)，晶體管所能承受的最高電壓Vmax受到晶體管擊穿電壓的限制，而最小電壓則受到Knee電壓的限制。而功率放大器采用Cascode結(jié)構(gòu)可以緩解晶體管擊穿的壓力，提高功率放大器輸出電壓的擺幅，從而降低對(duì)晶體管最大電流能力的要求，提高功率放大器的效率，并減小輸出晶體管的尺寸。實(shí)際在共源共柵結(jié)構(gòu)的放大器中，共柵晶體管是電壓擊穿和熱載流子效應(yīng)的瓶頸。

　　所以本文采用了Cascode自偏置結(jié)構(gòu)和厚柵器件，不僅可以改善深亞微米CMOS器件的低擊穿電壓，同時(shí)還可以減小熱載流子效應(yīng)影響。圖3所示的傳統(tǒng)Cascode放大器中M2的柵漏電壓波形，Vg2一直固定在3V，Vd2的正峰值電壓在4.8V，所以柵漏電壓差為1.8V。為了克服這個(gè)問(wèn)題，圖4所示為自偏置Cascode結(jié)構(gòu)放大電路，該結(jié)構(gòu)把M2管的漏端交流電壓Vd2引入到柵端Vg2上，使我們?cè)谠O(shè)計(jì)功放時(shí)兩個(gè)MOS管盡可能有相同的最大漏柵電壓。所以，在熱載流子效應(yīng)出現(xiàn)之前M2管有一個(gè)大的信號(hào)擺幅。對(duì)G2的偏置是通過(guò)Rb-Cb來(lái)實(shí)現(xiàn)的。圖6所示為M2管的Vd2對(duì)Vg2的電壓波形，其最大電壓差為1.4V。與傳統(tǒng)電路比較降低了0.4V，所以自偏置的M2管的Vdg的電壓差相對(duì)傳統(tǒng)結(jié)構(gòu)的M2管降低了23%。

　　圖2 傳統(tǒng)的Cascode放大器

　　圖3 傳統(tǒng)的Cascode放大器中M2的柵漏電壓波形

　　圖4 自偏置Cascode放大器

　　圖5 自偏置Cascode放大器的等效電路圖

　　根據(jù)上面的等效電路圖，我們能夠得到兩個(gè)

的表達(dá)式：

(1)

(2)

　　同理，我們也可以得到兩個(gè)

的表達(dá)式：

　　(3)

(4)

　　把(2)式代入式(3)和式(4)，并令它們相等可得下面的增益表達(dá)式：

(5)

(6)

(7)

(8)

　　從(8)式的增益表達(dá)式可知，如果Rb或cb增加，放大器的增益都會(huì)有所增加，但是通過(guò)電路仿真后的電壓波形可知，若Rb或cb增加，導(dǎo)致Vg2的電壓擺幅的降低，從而漏端節(jié)點(diǎn)電壓波形將會(huì)在輸入功率較低的情況下就開(kāi)始失真。所以Rb或cb的值不僅要依據(jù)M1和M2管盡可能有相同的柵漏信號(hào)擺幅，同時(shí)也力求在增益和線性之間有個(gè)較好的折中來(lái)確定。

　　圖6 自偏置Cascode放大器中M2的柵漏電壓波形

　　2.2 功率放大器的設(shè)計(jì)與仿真

　　對(duì)于本文的無(wú)線局域網(wǎng)應(yīng)用而言，由于采用的是非恒包絡(luò)調(diào)制，要求具備高線性，所以本功率放大器第一級(jí)工作在A類(lèi)，第二級(jí)工作在AB類(lèi)。A類(lèi)放大模式能提供更好的線性度，而AB類(lèi)放大模式比A類(lèi)放大模式又具備更高的效率。所以，本文的功放在線性度和效率之間進(jìn)行了較好的折中。

　　2.2.1 放大電路設(shè)計(jì)

　　為了達(dá)到功放的設(shè)計(jì)要求，由于高頻下單級(jí)放大器不能實(shí)現(xiàn)預(yù)定的功率增益指標(biāo),所以采用兩級(jí)放大結(jié)構(gòu)。如圖7所示，第一級(jí)采用共源共柵結(jié)構(gòu),在提供合適的電壓增益的同時(shí) ,提高了前后級(jí)電路的隔離度，為阻抗匹配提供了便利條件。第二級(jí)采用的是厚柵的共源結(jié)構(gòu)以承受更高的電源電壓。主體分為以下幾個(gè)部分：(1) C1、C2、L1為輸入阻抗匹配，片內(nèi)實(shí)現(xiàn)，使電路的輸入端與50Ω端口匹配。

　　L3為第一級(jí)放大電路的扼流電感，考慮到功放中流過(guò)的電流很大，片外實(shí)現(xiàn)。(2) M1與M2為驅(qū)動(dòng)級(jí)。(3) C5、C6、L4為級(jí)間匹配網(wǎng)絡(luò)，除了兩級(jí)之間匹配外,還可以用于調(diào)整放大電路的增益平坦度[5]。(4) M3為功率級(jí)。(5) C8、C9、L7構(gòu)成∏型輸出匹配網(wǎng)絡(luò)，能夠有效抑制偶次諧波分量，實(shí)現(xiàn)最佳負(fù)載匹配[6]。為了減少損耗，輸出匹配網(wǎng)絡(luò)C8、C9、L7和扼流電感L6也采用片外實(shí)現(xiàn)。(6) CMOS的接地電感對(duì)放大器的增益和效率有很大影響，所以在電路仿真時(shí)把鍵合線和pad的寄生效應(yīng)一起考慮了。其中L2和L5為多PAD的鍵合線電感。

　　圖7 功率放大器電路圖

　　2.2.2 仿真結(jié)果

　　電路的性能仿真和優(yōu)化是利用Agilent 公司的ADS(Advanced Design System)軟件完成的。放大器中的晶體管工作在大信號(hào)狀態(tài)，非線性效應(yīng)非常顯著，因此設(shè)計(jì)放大器電路時(shí)，小信號(hào)電路的等效模型不再適用，必須充分考慮晶體管的非線性特性。圖8為仿真得到的輸出功率、增益和PAE隨輸入功率的變化曲線。由圖可知，在輸入功率小于0dBm的信號(hào)范圍內(nèi)，該功放的增益有22dB。在1dB功率增益壓縮點(diǎn)處輸出功率為22dBm，相應(yīng)的PAE為30.4%。圖9為功放的S11參數(shù)隨頻率的變化曲線圖，由圖可知，S11在中心頻率2.45GHz附近都小于-20dB所以輸入匹配基本達(dá)到設(shè)計(jì)要求。

　　圖8 輸出功率、增益和PAE隨輸入功率的變化曲線

　　另外，仿真所得到的其它重要參數(shù)有：輸出三階交接點(diǎn)約為29 dBm;穩(wěn)定因子K在工作頻段內(nèi)有K>1。

　　圖9 功放的S11參數(shù)曲線

　　2.2.3 版圖設(shè)計(jì)

　　版圖設(shè)計(jì)采用了 Cadence軟件。功率放大器采用 SMIC 0.18μm CMOS工藝。其中放大電路中使用的晶體管采用射頻模型。本版圖設(shè)計(jì)主要考慮了以下幾個(gè)方面的問(wèn)題：

　　(1)由于功放中流過(guò)的電流很大，所以在電源線和地線采用幾層金屬并聯(lián)的方式來(lái)避免發(fā)生電遷移。(2)接地鍵合線的寄生電感嚴(yán)重影響各級(jí)電路的功率輸出。所以，為了使接地鍵合線寄生電感盡量小，設(shè)置多個(gè)對(duì)地焊盤(pán)并引出多條鍵合線到地線上。(3)對(duì)于高頻信號(hào)線 ,盡量采用頂層和上層金屬 ,且最好遵循最短信號(hào)線的原則用于減少寄生電容、耦合等因素引起的損耗。

　　圖10 PA版圖

　　3 結(jié)論

　　采用SMIC 0.18um CMOS 工藝RF模型設(shè)計(jì)了工作于2.45GHz WLAN的功率放大器。通過(guò)自偏置技術(shù)的應(yīng)用，該功放工作在3V電源電壓下，其仿真性能指標(biāo)表明最大輸出功率可達(dá)24.5dBm，對(duì)應(yīng)的PAE達(dá)到40%，功率增益為23dB，適合無(wú)線局域網(wǎng)802.11b的系統(tǒng)應(yīng)用。