新型LCD驅動電路IP核的總體設計

列級聯(lián)控制端。

　　圖3 行控制功能仿真結果

　　圖4 列控制功能仿真結果

　　圖3和圖4的仿真結果說明：

　　1. 當RESET為高電平時，IP核處于初態(tài)或清零態(tài)；當WRITE為高電平時，IP核處于工作態(tài)，可以接收顯示數(shù)據(jù)。

　　2. 在時鐘CLK的上升沿，MCU通過接口向IP核的RAM并行寫入8位顯示數(shù)據(jù)；在時鐘CLK1的上升沿，行掃描驅動電極依次輸出掃描脈沖，列信號電極會把RAM里的數(shù)據(jù)從SEG上輸出。

　　3. 行數(shù)控制端可以改變行掃描的電極數(shù)目。當行數(shù)選擇控制端N為“3E”時，在COM0~COM61輸出掃描信號。如圖3所示，在第1個行時鐘信號時，電極COM61上輸出掃描信號，在行驅動時鐘控制下，逐行遞減對行電極進行掃描；第7個行時鐘信號時，N變?yōu)椤?2”，掃描信號變成在行電極COM33上輸出，逐行遞減對COM0~COM33進行逐行掃描。

　　4. 列數(shù)控制端可以改變列信號的電極數(shù)目。當列數(shù)選擇控制端M為“110”時，SEG電極為48位輸出；當M為“010”時，SEG的輸出變?yōu)?6位；當M為“101”，SEG的輸出變?yōu)?0位；當M為“100”，SEG的輸出變?yōu)?2位。

　　本文對該IP核的列數(shù)控制、行數(shù)控制、核間級聯(lián)等功能分別進行了功能驗證，并都通過了驗證。此處限于篇幅只介紹了列數(shù)與行數(shù)控制功能。

　　結語

　　本文討論了一種LCD顯示驅動芯片IP核的設計，根據(jù)自頂向下的設計思想，將芯片進行了層次化功能劃分，并對芯片的整體功能進行了驗證。在芯片的功能驗證中，本文采用了VHDL硬件描述語言對電路的邏輯功能和時序關系進行了仿真驗證。該LCD顯示驅動器由于采用了參數(shù)化設計，具有很好的移植性，可方便地應用于便攜式儀器及PDA等有關產(chǎn)品的各種不同規(guī)模的平板顯示系統(tǒng)應用中。