CMOS欠壓保護(hù)電路的設(shè)計(jì)方案分析

　　1.引言

　　在電機(jī)驅(qū)動(dòng)、UPS等系統(tǒng)中電壓的穩(wěn)定尤為重要，欠壓、過壓保護(hù)是必不可少的，因此通過在芯片內(nèi)部集成過壓、欠壓保護(hù)電路來提高電源的可靠性和安全性。對功率集成電路，為提高電路的可靠性，保護(hù)電路同樣必不可少。保護(hù)電路的設(shè)計(jì)要簡單、實(shí)用，本文設(shè)計(jì)了一種CMOS 工藝下的欠壓保護(hù)電路，此電路結(jié)構(gòu)簡單，工藝實(shí)現(xiàn)容易，可用做高壓或功率集成電路等的電源保護(hù)電路。

　　2.工作原理分析

　　欠壓保護(hù)的電路原理圖如圖1 所示。共由五部分組成：偏置電路、基準(zhǔn)電壓產(chǎn)生、欠壓檢測輸入、比較器、反饋回路。

　　本電路的電源電壓是15V，M1、M2、M4、R1 是電路的偏置部分，給后級電路提供偏置，電阻R1 決定了電路的工作點(diǎn)，M1、M2、M4 是電流鏡；M3、D1產(chǎn)生基準(zhǔn)電壓，輸入比較器的同相端；分壓電阻R2、R3、R4是欠壓檢測輸入，輸入比較器的反相端；R4、M5是欠壓信號的反饋回路；其余M6~M16 組成四級放大比較器。

　　M3、D1 產(chǎn)生基準(zhǔn)電壓，輸入比較器的同相端，固定不變是11V，當(dāng)電源電壓正常工作時(shí)，反相端的欠壓檢測輸給比較器的反相端的電壓大于11V，比較器輸出為低，M5截止，反饋電路不起作用；當(dāng)欠壓發(fā)生時(shí)，分壓電阻R2、R3、R4 反映比較敏感，當(dāng)電阻分壓后輸給反相端的電壓小于11V，比較器的輸出電壓為高，此信號將M5 開啟，使得R4兩端的電壓變?yōu)镸5兩端的飽和電壓，趨近于0V，從而進(jìn)一步拉低了R2、R3 分壓后得輸出電壓，形成了欠壓的正反饋。輸出為高，欠壓鎖定，起到了保護(hù)作用。

　　3.參數(shù)計(jì)算

　　對于MOS模擬集成電路，各MOS管的工作狀態(tài)和管子尺寸及寬長比決定了電路的功能和性能，下面結(jié)合0.6μm工藝，對電路的電阻及各管寬長比進(jìn)行估算。設(shè)定電路的總功耗Pm《3mW，VCC是15V，將Uth近似為1V。根據(jù)總功耗可得總電流：

　　電路共有八條回路（200/8），可大致分配各路電流20 μ A 左右：故偏置電流20 μ A，即：電阻R1 的阻值大致約;

　　電路中MOS 管均工作在飽和區(qū)，MOS 管的飽和區(qū)的公式：

　　可以估算出M1 的寬長比，進(jìn)而由電流鏡和PMOS 、NMOS的寬長比與遷移率的關(guān)系

　　可得M2、M3、M4 的比值，即：

　　穩(wěn)壓管的電壓值的設(shè)定要考慮工藝的實(shí)現(xiàn)并且要滿足M3 工作在飽和區(qū)的條件下選定，這里電壓值選為11V；而電阻的設(shè)計(jì)要考慮面積因素。電阻R2、R3、R4 構(gòu)成分壓器，設(shè)定此路中電流是30 μ A，忽略M5 的電阻，可得

　　其中，R3=300KΩ，R4=70KΩ

　　比較器的增益要足夠的大，設(shè)定比較器的開環(huán)增益在80dB（104 倍）以上，由于實(shí)際制作出的產(chǎn)品往往比理論計(jì)算出的放大倍數(shù)小很多。因此，我們分配各級的放大倍數(shù)分別： Aμ1=50，Aμ2=20，Aμ3=10.總共的放大倍數(shù)為各級放大倍數(shù)的乘積，即為：

　　分配各級電流的四路總和不超過110μA（200μA－20×3μA－30μA）。故分配各級電流分別為30 μ A、20 μA、30 μA 和30 μA。這樣，我們就可以根據(jù)放大倍數(shù)和偏置電流來計(jì)算出各個(gè)管子的寬長比。

　　對于差分放大級。放大倍數(shù)Aμ1=50， 偏置電流為30μA，則兩個(gè)支路的電流為1 5 μ A 。根據(jù)計(jì)算公式：

　　第二級，共源放大級。放大倍數(shù)A μ2＝20，流過的電流為20 μ A，根據(jù)

　　第三級和第四級推挽CMOS 放大級，由公式：

　　出M13~M15 各管的寬長比為：

　　差分對的有源負(fù)載管寬長比的計(jì)算。從電壓角度出發(fā)，為了保證所有的管子在信號范圍內(nèi)都工作在恒流區(qū)或臨界恒流區(qū)，而不進(jìn)入深度線性區(qū)，根據(jù)總電源電壓VDD =15V，我們可以大致分配M9、M10 的靜態(tài)。則：

　　計(jì)算可得：

　　4．模擬仿真結(jié)果分析

　　通過上面的計(jì)算所得， 利用pspice 對電路進(jìn)行模擬，在模擬仿真過程中，各管的尺寸有調(diào)整，在仿真時(shí)，分別增大和減小電源電壓來進(jìn)行電源掃描，波形見圖2。 從仿真的波形中可以看出：當(dāng)增大電源電壓時(shí)，電壓低于14.78V時(shí)，欠壓鎖定；當(dāng)減小電源電壓時(shí)，電壓低于14.5V 時(shí)，欠壓鎖定。仍可進(jìn)一步調(diào)整參數(shù)，來改善增大電源電壓時(shí)的欠壓曲線。

　?。╝）電源掃描的波形（增大電源電壓）

　?。╞）電源掃描的波形（減小電源電壓）

　　圖2電源掃描的波形圖

　　5.結(jié)論

　　此欠壓保護(hù)電路結(jié)構(gòu)簡單，工藝易實(shí)現(xiàn)，可用于功率ic 穩(wěn)壓電源保護(hù)中，當(dāng)采用不同的工藝時(shí)，計(jì)算參數(shù)的方法相同，也可以采用等比例縮小的原則確定參數(shù)。對于一般的欠壓保護(hù)，本電路已經(jīng)足夠。如果對欠壓保護(hù)精度和靈敏度要求很高的電路，則可在此電路的基礎(chǔ)上將穩(wěn)壓輸入部分換成穩(wěn)壓源，將比較器選用精度更高的比較器，但這樣結(jié)構(gòu)復(fù)雜，功耗大，成本高。