基于數(shù)字電源控制器UCD3138的一種新的輸入電流檢測(cè)方法(一)

1 引言

1.1 數(shù)字電源控制器UCD3138 的應(yīng)用

數(shù)字電源控制器UCD3138 因其自身所具備的良好的前饋功能，通信功能和可編程性等特點(diǎn)，在DC/DC 電源中通常置于副邊側(cè)。常見的拓?fù)?/strong>方案包括全橋，半橋和LLC 等。圖1 所示的是應(yīng)用數(shù)字電源(控制器)UCD3138 的硬開關(guān)全橋系統(tǒng)框圖。UCD3138 位于副邊側(cè)，通過(guò)數(shù)字隔離器ISO7420CF完成驅(qū)動(dòng)信號(hào)向原邊側(cè)的傳遞。

Figure 1. 硬開關(guān)全橋系統(tǒng)框圖

1.2 隔離電源拓?fù)渲械碾娏骰ジ衅?/p>

圖2 所示的是應(yīng)用于全橋等拓?fù)渲械碾娏骰ジ衅?。其原邊?cè)串入主功率回路，副邊側(cè)將按比例(比例系數(shù)為互感器的匝比T)衰減后的電流信息通過(guò)與采樣電阻相乘得電壓信息。位于副邊側(cè)的控制器UCD3138 通過(guò)讀取該電壓信息，可以完成逐周期保護(hù)等功能。

互感器副邊側(cè)輸出電壓：VT =(Iin÷T)×Rs

Figure 2. 電流互感器應(yīng)用電路

1.3 輸入電流檢測(cè)的原理

圖3 所示意的是電流互感器副邊側(cè)輸出端的電壓信號(hào)。上下兩組波形是在輸入電壓不同時(shí)所對(duì)應(yīng)的輸出。在輸出功率確定后，隨著輸入電壓變高，梯形波的上升沿將變陡，其平均值將變低。

Figure 3. 電流互感器輸出信號(hào)

電流互感器輸出端的信號(hào)平均值與系統(tǒng)輸入電流的平均值成近似比例關(guān)系，因此可以通過(guò)讀取電流互感器輸出端的平均值來(lái)推算輸入電流。

2 UCD3138 的AFE 模塊和Filter 模塊

2.1 模塊功能概述

UCD3138 的AFE 和Filter 用來(lái)完成對(duì)輸出電壓誤差的采集，轉(zhuǎn)換和環(huán)路計(jì)算，輸出的數(shù)據(jù)進(jìn)入到DPWM模塊，最終生成合適的占空比。如圖4 所示。

Figure 4. UCD3138 的AFE 和Filter

在實(shí)際應(yīng)用中，可以用AFE 和Filter 來(lái)采集電流互感器輸出端的信號(hào)，并最終計(jì)算出其平均值。該功能的實(shí)現(xiàn)依賴于AFE 和Filter 所具備的如下特點(diǎn)：

1) AFE 中的EADC 具備oversample 功能，可以在一個(gè)周期內(nèi)采集1,2,4,8 個(gè)樣本;

2) AFE 對(duì)EADC 輸出的數(shù)據(jù)可以進(jìn)行平均(averaging)，即可以對(duì)連續(xù)采集到的2,4,或8 個(gè)數(shù)據(jù)做累加，然后除于個(gè)數(shù)以得到平均值。

3) Filter 是PID 結(jié)構(gòu)，因此可以只使用累加環(huán)節(jié)(Integration 支路)，從而可以計(jì)算出一段時(shí)間內(nèi)的累加和。2.2 EADC 的Oversample

DPWM模塊可以在EADC 模塊中產(chǎn)生采樣觸發(fā)信號(hào)，使EADC 完成一次采樣。同時(shí)，EADC 還具有多次(2 次，4 次和8 次)采樣的功能。以8 次采樣為例，當(dāng)EADC 收到DPWM的采樣觸發(fā)信號(hào)后， EADC 分別在采樣基準(zhǔn)的1/8 處，2/8 處，3/8 處，4/8 處，5/8 處，6/8 處，7/8 處和采樣基準(zhǔn)處完成8 次采樣，如圖5 所示。

Figure 5. EADC 的Oversample

2.3 EADC 的averaging

EADC 提供了兩種數(shù)據(jù)平均方式，分別是 連續(xù)方式(consecutive mode)平均和空間方式(spatialmode)平均。圖6 示意的如何對(duì)數(shù)據(jù)進(jìn)行連續(xù)方式平均。其原理就是對(duì)連續(xù)采樣的2,4 或8 個(gè)數(shù)據(jù)進(jìn)行累加，然后除于累加的個(gè)數(shù)，便得到了平均值。

計(jì)算后的平均值將送入到Filter 環(huán)節(jié)。

Figure 6. EADC 的Oversample

2.4 UCD3138 的Filter

圖7 是UCD3138 的filter，基于PID 結(jié)構(gòu)。當(dāng)只使用I 支路(即累加環(huán)節(jié))，可以對(duì)Xn 數(shù)據(jù)進(jìn)行不斷的累加，累加的結(jié)果存儲(chǔ)在KI_YN 寄存器中。而Xn 數(shù)據(jù)就是來(lái)自EADC 的輸出。

Figure 7. UCD3138 的Filter 結(jié)構(gòu)

2.5 全流程數(shù)據(jù)處理

當(dāng)oversample 配置為8 次，EADC 的平均次數(shù)配置為2 次，在2 個(gè)周期的時(shí)間內(nèi)KI_YN 寄存器得到的數(shù)據(jù)如下圖8 所示：

1) 每個(gè)周期采樣8 個(gè)樣本，故2 個(gè)周期共采集16 個(gè);

2) 每2 個(gè)樣本進(jìn)行平均，平均后的數(shù)據(jù)進(jìn)入到累加環(huán)節(jié);

3) 在2 個(gè)周期內(nèi)，KI_YN 寄存器中總共存儲(chǔ)有8×2=16 個(gè)樣本的累加和;

Figure 8. 全流程數(shù)據(jù)處理