基于降壓型LED恒流驅(qū)動的滯環(huán)控制電路設計[圖]

圖3 滯流比較電壓產(chǎn)生電路

2.3 運放實現(xiàn)電路

以上分析可知運算放大器起著重要作用，其必須具有較高的增益，才能使A點電壓精確跟隨參考電壓，從而準確設定B點電平和滯環(huán)電壓大小。另外由于Vout的變化頻率與系統(tǒng)開關頻率相同(系統(tǒng)的最大開關頻率約為2MHz)，使得流過M1的電流也相同頻率在IM1和I′M1之間快速切換，所以運放的單位增益帶寬須大于系統(tǒng)的最大開關頻率。設計的運放結(jié)構(gòu)如圖4所示，采用折疊式輸入結(jié)構(gòu)，可以獲得較大的共模輸入電壓范圍。

圖4 運放實現(xiàn)電路

由運放的頻率特性仿真圖5可知，增益達到84.266dB，相位裕度108°，單位增益帶寬約12MHz，滿足電路要求。

圖5 運放頻率特性仿真

2.4 平均驅(qū)動電流設定

運放將點A電位鉗位于帶隙電壓基準上。由M7-M8、M6-M9組成的級聯(lián)電流鏡將偏置電流I1鏡像到M8-M9-R5所在支路，所以Compara2tor模塊的一個輸入端電壓Vn保持一定，另一輸入端電壓Vp將跟隨檢測電壓Vcs變化。當比較器輸出Vout為高電平(開關管導通)時，B點電壓為VBL即下限閾值檢測電壓VCSMIN，當Vcs下降到此閾值時，由M6~M11組成的對稱電路結(jié)構(gòu)使流過R5、R6的電流相等，此時Vn=Vp。若Vcs

滯環(huán)電流范圍：

上式?jīng)Q定了驅(qū)動電流的紋波大小。

3 仿真結(jié)果分析

文中電路采用0.5μm 5V/18V/40V CDMOS工藝，用Hspice Z-2007.03進行仿真。在脈沖寬度為200μs、周期為300μs的DIM信號和Vin=12V(典型值)的共同作用下，仿真結(jié)果如圖6所示。

圖6 Vin="12V時的電路仿真"

分別在Vin=2.5V，Vin=28V的情況下，再次對LED驅(qū)動電流進行仿真，三次仿真數(shù)據(jù)結(jié)果分別如表1所示。

表1 三種輸入電壓情況下的驅(qū)動電流

在Vin=12V時，對LED驅(qū)動電流進行溫度特性仿真，三次仿真波形結(jié)果分別如表2所示。可以看出，芯片的溫度特性較好。

表2 Vin="12V情況下三種環(huán)境溫度下的驅(qū)動電流"

由于系統(tǒng)的固定延時τ對電流的紋波存在影響，實際的驅(qū)動電流峰值是IMAX +τoff di/dt，電流谷值是IMIN-τON di/dt，τoff為從驅(qū)動電流大于設定值到功率開關關閉的系統(tǒng)延時，τon為從驅(qū)動電流小于設定值到功率開關導通的系統(tǒng)延時，di/dt是電感電流變化率。則電感若取較大值，對驅(qū)動電流平均值影響不大，但可以減小電流紋波，反之，這是以增加外部電感體積為代價的。

電路可達很高的效率，一方面檢測電阻中的功耗

會導致電源功率耗散，但本設計中RSENSE=0.5Ω，則PRSENSE相當小，另一方面，系統(tǒng)效率定義為LED消耗的功率與電源提供的功率之比，即η=PLED/PPOWER。其中，PPOWER=Vin3 Ivin，PLED=VLED*，從仿真可知，Ivin的平均值遠遠小于，所以系統(tǒng)的效率可以達到非常高。

4 結(jié)束語

文中設計了一款適用于降壓型LED恒流驅(qū)動芯片的滯環(huán)控制電路。采用高邊電流檢測方案，運用滯環(huán)電流控制方法對驅(qū)動電流進行滯環(huán)控制，從而獲得恒定的平均驅(qū)動電流，通過調(diào)節(jié)外部檢測電阻，可調(diào)節(jié)恒定LED驅(qū)動電流。芯片采用015μm 5V/18V/40V CDMOS工藝，電源電壓范圍為4.5V~28V，可為LED提供約恒定的350mA驅(qū)動電流，溫度特性-40℃~125℃，可達到相當高的效率。當Vin從4.5V變化到28V時，平均驅(qū)動電流變化22mA，最大恒流精度為6.2%。