高速串行總線知多少…

縱觀整個(gè)電子行業(yè)，制造商和其他公司推出的串行總線標(biāo)準(zhǔn)以滿足市場(chǎng)和客戶提出的多樣化的需求。這些標(biāo)準(zhǔn)的關(guān)鍵性目標(biāo)是在某一個(gè)體系框架內(nèi)，由不同制造商生產(chǎn)的設(shè)備能夠相互通用。每個(gè)標(biāo)準(zhǔn)是由一個(gè)管理機(jī)構(gòu)、委員會(huì)和工作組，建立設(shè)計(jì)和測(cè)試要求。表1列出一些關(guān)鍵串行標(biāo)準(zhǔn)。
表1：重要的串行總線標(biāo)準(zhǔn)

每個(gè)規(guī)范定義了產(chǎn)品必須符合標(biāo)準(zhǔn)的要求，包括電氣、光學(xué)、機(jī)械、互連等等。管理機(jī)構(gòu)發(fā)起標(biāo)準(zhǔn)化測(cè)試，來(lái)檢驗(yàn)產(chǎn)品是否能通過(guò)標(biāo)準(zhǔn)要求。這些測(cè)試可能會(huì)詳細(xì)到了指定具體的測(cè)試設(shè)備。標(biāo)準(zhǔn)不斷發(fā)展，因此參數(shù)規(guī)格不斷的修改。必須保持目前對(duì)產(chǎn)品的測(cè)試和規(guī)范的要求一致。

我參與許多標(biāo)準(zhǔn)組織并在不同的工作組中和其他公司一道，幫助管理機(jī)構(gòu)制定有效的測(cè)試過(guò)程和符合性測(cè)試流程。

在這份文檔中，我們會(huì)提到以下三個(gè)標(biāo)準(zhǔn)。泰克公司作為工作組的一員，參與到這些標(biāo)準(zhǔn)的制定中。

SATA

SATA接口是一個(gè)標(biāo)準(zhǔn)的串行存儲(chǔ)接口，廣泛應(yīng)用于在今天的臺(tái)式機(jī)和其他計(jì)算平臺(tái)。最初的速率只用 1.

5Gbps，但最近更新到 3.0Gbps 的第二代規(guī)范，已經(jīng)進(jìn)入市場(chǎng)。下一代標(biāo)準(zhǔn)規(guī)定速率是 6Gbps，部分規(guī)范正在業(yè)內(nèi)制定中。
圖1.SATA總線的機(jī)械結(jié)構(gòu)

像 許多串行標(biāo)準(zhǔn)，S A T A 接口采用低電壓差分信號(hào)(LVDS)和8b/10b編碼。數(shù)據(jù)在發(fā)射端和接收端之間采用全雙工的數(shù)據(jù)通道，分別由一條發(fā)送通道(Tx)和一條接收通道 (Rx)組成。SATA 接口采用了擴(kuò)頻時(shí)鐘(SSC)嵌入式時(shí)鐘方法，不提供單獨(dú)的參考時(shí)鐘傳送給接收端。

PCI Express

PCI Express已經(jīng)取代PCI成為大多數(shù)芯片到芯片級(jí)的應(yīng)用或電路板傳輸和電纜連接中系統(tǒng)中使用。PCIe 是一個(gè)高度可擴(kuò)展的架構(gòu)，提供從1到16條全雙工的PCIe連接。在多通道應(yīng)用，數(shù)據(jù)流根據(jù)現(xiàn)有可用通道的情況而拆分，同時(shí)在多個(gè)通道上傳輸。最快的 PCIe 應(yīng)用通常是圖像處理應(yīng)用，通過(guò) 16條高速通道，在系統(tǒng)芯片組和圖形處理器之間傳輸高分辨率的圖形數(shù)據(jù)。圖2描述了 PCI Express 架構(gòu)。
圖2.PCI Express架構(gòu)

第一代的每條通道傳輸速率是 2.5Gbps，第二代 PCIe2.0提供5Gbps的速率。很快第三代PCI Express提供8Gbps 的傳輸速率。PCIe 不僅采用嵌入的時(shí)鐘，還將參考時(shí)鐘傳輸?shù)浇邮斩俗鳛?PLL 參考時(shí)鐘。

HDMI

高清多媒體接口(HDMI)是第一個(gè)專(zhuān)為滿足消費(fèi)娛樂(lè)系統(tǒng)市場(chǎng)而推出的串行總線標(biāo)準(zhǔn)。HDMI接口建立在非常成功的數(shù)字視頻接口(DVI)之上，并延伸了更多功能，集成了更多的娛樂(lè)設(shè)備，如大屏幕、高清電視和家庭影院系統(tǒng)。圖 3 描述了 HDMI 接口架構(gòu)。
圖3.HDMI架構(gòu)

HDMI 是一個(gè)單向傳輸?shù)募軜?gòu)，從源端向接收端傳送高分辨率視頻和多聲道音頻。該規(guī)范定義了三個(gè)高速串行數(shù)據(jù)通道，根據(jù)顯示分辨率，傳輸速率從250 Mbps到3.4 Gbps 不等。為了追求更高的數(shù)據(jù)速率和更高的分辨率，在機(jī)械部分規(guī)格定義了 Type B 型連接器，將兩個(gè) HDMI 接口并聯(lián)，產(chǎn)生了最大吞吐量為 6.8Gbps 的數(shù)據(jù)流。

雖然大多數(shù)高速串行標(biāo)準(zhǔn)依靠 LVDS 信號(hào)格式和 8b/10b編碼，但HDMI接口使用的是過(guò)渡時(shí)間最小化差分信號(hào)(TMDS)，以減少鏈接上信號(hào)的跳變，從而減少電磁干擾(EMI) 。

HDM 接口采用了參考時(shí)鐘的設(shè)計(jì)，時(shí)鐘頻率為數(shù)據(jù)率的十分之一。低速串行總線 (I2C總線)，稱為DDC的總線，在源端和接收端進(jìn)行配置和識(shí)別時(shí)進(jìn)行雙向信號(hào)傳輸。

串行總線結(jié)構(gòu)的基本要素

所有的串行總線結(jié)構(gòu)遵循一個(gè)多層模型，正如圖 4 所示。物理層有電氣子層和邏輯子層構(gòu)成。本文主要討論的是電氣子層上所進(jìn)行的一致性測(cè)試。
圖4.速串行總線分層模型

很多高速串行標(biāo)準(zhǔn)的電氣子層有如下要點(diǎn)：

◆差分信號(hào)傳輸，提供良好抗干擾能力

◆8b/10b 編碼減小 EMI，改善信號(hào)完整性

◆嵌入式時(shí)鐘和參考時(shí)鐘一起使用

◆通過(guò)擴(kuò)頻時(shí)鐘進(jìn)一步減小時(shí)鐘的 EMI 問(wèn)題

◆典型的測(cè)量包含抖動(dòng)、幅度、差分對(duì)間延時(shí)、上升 /下降時(shí)間和共模電壓

◆規(guī)范和測(cè)試需求隨著標(biāo)準(zhǔn)不斷發(fā)展而演進(jìn)
表 2：串行總線構(gòu)架要素總結(jié)