片上總線Wishbone 學習(九)總線周期之單次寫操作
異步周期結束方式
圖1
同步周期結束方式
![](http://editerupload.eepw.com.cn/fetch/20161101/330213_1_2.jpg)
圖2 Wishbone總線的單次寫操作(周期同步結束方式)
在時鐘上升沿0:
- Master在[ADR_O()]和[TGA_O()]發(fā)出有效的地址
- Master在[DAT_O()]和[TGD_O()]發(fā)出數(shù)據(jù)
- Master發(fā)出[WE_O],表明是一個寫周期
- Master發(fā)出有效數(shù)據(jù)選擇信號[SEL_O()]表明哪些數(shù)據(jù)是有效的
- Master發(fā)出[CYC_O]和[TGC_O()]表明總線周期的開始
- Master發(fā)出[STB_O]表明操作的開始
在時鐘上升沿1:
- Slave檢測到主設備發(fā)起的操作,準備發(fā)出[ACK_I]
- Slave準備鎖存[DAT_O]和[TGD_O()]
- Slave發(fā)出[ACK_I]應答[STB_O],表明數(shù)據(jù)有效,可以讀取數(shù)據(jù)了
- Master發(fā)現(xiàn)[ACK_I],準備結束總線周期
注意:Slave可以在發(fā)出[ACK_I]前插入等待周期(-WSS-),以控制傳速度??梢圆迦肴我舛鄠€等待周期。
在時鐘上升沿2:
- Slave鎖存[DAT_I]和[TGD_I()]
- Master拉低[STB_O]和[CYC_O],表明總線周期的結束
- Slave發(fā)現(xiàn)Master拉低[STB_O],也將[ACK_I]拉低
評論