第1章 PCI總線(xiàn)的基本知識(shí)

PCI總線(xiàn)作為處理器系統(tǒng)的局部總線(xiàn)，主要目的是為了連接外部設(shè)備，而不是作為處理器的系統(tǒng)總線(xiàn)連接Cache和主存儲(chǔ)器。但是PCI總線(xiàn)、系統(tǒng)總線(xiàn)和處理器體系結(jié)構(gòu)之間依然存在著緊密的聯(lián)系。

PCI總線(xiàn)作為系統(tǒng)總線(xiàn)的延伸，其設(shè)計(jì)考慮了許多與處理器相關(guān)的內(nèi)容，如處理器的Cache共享一致性和數(shù)據(jù)完整性，以及如何與處理器進(jìn)行數(shù)據(jù)交換等一系列內(nèi)容。其中Cache共享一致性和數(shù)據(jù)完整性是現(xiàn)代處理器局部總線(xiàn)的設(shè)計(jì)的重點(diǎn)和難點(diǎn)，也是本書(shū)將重點(diǎn)講述的主題之一。

獨(dú)立地研究PCI總線(xiàn)并不可取，因?yàn)镻CI總線(xiàn)僅是處理器系統(tǒng)的一個(gè)組成部分。深入理解PCI總線(xiàn)需要了解一些與處理器體系結(jié)構(gòu)相關(guān)的知識(shí)。這些知識(shí)是本書(shū)所側(cè)重描述的，同時(shí)也是PCI總線(xiàn)規(guī)范所忽略的內(nèi)容。脫離實(shí)際的處理器系統(tǒng)，不容易也不可能深入理解PCI總線(xiàn)規(guī)范。

對(duì)于今天的讀者來(lái)說(shuō)，PCI總線(xiàn)提出的許多概念略顯過(guò)時(shí)，也有許多不足之處。但是在當(dāng)年，PCI總線(xiàn)與之前的存在其他并行局部總線(xiàn)如ISA、EISA和MCA總線(xiàn)相比，具有許多突出的優(yōu)點(diǎn)，是一個(gè)全新的設(shè)計(jì)。

(1) PCI總線(xiàn)空間與處理器空間隔離

PCI設(shè)備具有獨(dú)立的地址空間，即PCI總線(xiàn)地址空間，該空間與存儲(chǔ)器地址空間通過(guò)HOST主橋隔離。處理器需要通過(guò)HOST主橋才能訪(fǎng)問(wèn)PCI設(shè)備，而PCI設(shè)備需要通過(guò)HOST主橋才能主存儲(chǔ)器。在HOST主橋中含有許多緩沖，這些緩沖使得處理器總線(xiàn)與PCI總線(xiàn)工作在各自的時(shí)鐘頻率中，彼此互不干擾。HOST主橋的存在也使得PCI設(shè)備和處理器可以方便地共享主存儲(chǔ)器資源。

處理器訪(fǎng)問(wèn)PCI設(shè)備時(shí)，必須通過(guò)HOST主橋進(jìn)行地址轉(zhuǎn)換；而PCI設(shè)備訪(fǎng)問(wèn)主存儲(chǔ)器時(shí)，也需要通過(guò)HOST主橋進(jìn)行地址轉(zhuǎn)換。HOST主橋的一個(gè)重要作用就是將處理器訪(fǎng)問(wèn)的存儲(chǔ)器地址轉(zhuǎn)換為PCI總線(xiàn)地址。PCI設(shè)備使用的地址空間是屬于PCI總線(xiàn)域的，而與存儲(chǔ)器地址空間不同。

x86處理器對(duì)PCI總線(xiàn)域與存儲(chǔ)器域的劃分并不明晰，這也使得許多程序員并沒(méi)有準(zhǔn)確地區(qū)分PCI總線(xiàn)域地址空間與存儲(chǔ)器域地址空間。而本書(shū)將反復(fù)強(qiáng)調(diào)存儲(chǔ)器地址和PCI總線(xiàn)地址的區(qū)別，因?yàn)檫@是理解PCI體系結(jié)構(gòu)的重要內(nèi)容。

PCI規(guī)范并沒(méi)有對(duì)HOST主橋的設(shè)計(jì)進(jìn)行約束。每一個(gè)處理器廠(chǎng)商使用的HOST主橋，其設(shè)計(jì)都不盡相同。HOST主橋是聯(lián)系PCI總線(xiàn)與處理器的核心部件，掌握HOST主橋的實(shí)現(xiàn)機(jī)制是深入理解PCI體系結(jié)構(gòu)的前提。

本書(shū)將以Freescale的PowerPC處理器和Intel的x86處理器為例，說(shuō)明各自HOST主橋的實(shí)現(xiàn)方式，值得注意的是本書(shū)涉及的PowerPC處理器僅針對(duì)Freescale的PowerPC處理器，而不包含IBM和AMCC的Power和PowerPC處理器。而且如果沒(méi)有特別說(shuō)明，本書(shū)中涉及的x86處理器特指Intel的處理器，而不是其他廠(chǎng)商的x86處理器。

(2) 可擴(kuò)展性

PCI總線(xiàn)具有很強(qiáng)的擴(kuò)展性。在PCI總線(xiàn)中，HOST主橋可以直接推出一條PCI總線(xiàn)，這條總線(xiàn)也是該HOST主橋的所管理的第一條PCI總線(xiàn)，該總線(xiàn)還可以通過(guò)PCI橋擴(kuò)展出一系列PCI總線(xiàn)，并以HOST主橋?yàn)楦?jié)點(diǎn)，形成1顆PCI總線(xiàn)樹(shù)。這些PCI總線(xiàn)都可以連接PCI設(shè)備，但是在1顆PCI總線(xiàn)樹(shù)上，最多只能掛接256個(gè)PCI設(shè)備(包括PCI橋)。

在同一條PCI總線(xiàn)上的設(shè)備間可以直接通信，并不會(huì)影響其他PCI總線(xiàn)上設(shè)備間的數(shù)據(jù)通信。隸屬于同一顆PCI總線(xiàn)樹(shù)上的PCI設(shè)備，也可以直接通信，但是需要通過(guò)PCI橋進(jìn)行數(shù)據(jù)轉(zhuǎn)發(fā)。

PCI橋是PCI總線(xiàn)的一個(gè)重要組成部件，該部件的存在使得PCI總線(xiàn)極具擴(kuò)展性。PCI橋也是有別于其他局部總線(xiàn)的一個(gè)重要部件。在“以HOST主橋?yàn)楦?jié)點(diǎn)”的PCI總線(xiàn)樹(shù)中，每一個(gè)PCI橋下也可以連接一個(gè)PCI總線(xiàn)子樹(shù)，PCI橋下的PCI總線(xiàn)仍然可以使用PCI橋繼續(xù)進(jìn)行總線(xiàn)擴(kuò)展。

PCI橋可以管理這個(gè)PCI總線(xiàn)子樹(shù)，PCI橋的配置空間含有一系列管理PCI總線(xiàn)子樹(shù)的配置寄存器。在PCI橋的兩端，分別連接了兩條總線(xiàn)，分別是上游總線(xiàn)(Primary Bus)和下游總線(xiàn)(Secondary Bus)。其中與處理器距離較近的總線(xiàn)被稱(chēng)為上游總線(xiàn)，另一條被稱(chēng)為下游總線(xiàn)。這兩條總線(xiàn)間的通信需要通過(guò)PCI橋進(jìn)行。PCI橋中的許多概念被PCIe總線(xiàn)采納，理解PCI橋也是理解PCIe體系結(jié)構(gòu)的基礎(chǔ)。

(3) 動(dòng)態(tài)配置機(jī)制

PCI設(shè)備使用的地址可以根據(jù)需要由系統(tǒng)軟件動(dòng)態(tài)分配。PCI總線(xiàn)使用這種方式合理地解決了設(shè)備間的地址沖突，從而實(shí)現(xiàn)了“即插即用”功能。從而PCI總線(xiàn)不需要使用ISA或者EISA接口卡為解決地址沖突而使用的硬件跳線(xiàn)。

每一個(gè)PCI設(shè)備都有獨(dú)立的配置空間，在配置空間中含有該設(shè)備在PCI總線(xiàn)中使用的基地址，系統(tǒng)軟件可以動(dòng)態(tài)配置這個(gè)基地址，從而保證每一個(gè)PCI設(shè)備使用的物理地址并不相同。PCI橋的配置空間中含有其下PCI子樹(shù)所能使用的地址范圍。

(4) 總線(xiàn)帶寬

PCI總線(xiàn)與之前的局部總線(xiàn)相比，極大提高了數(shù)據(jù)傳送帶寬，32位/33MHz的PCI總線(xiàn)可以提供132MB/s的峰值帶寬，而64位/66MHz的PCI總線(xiàn)可以提供的峰值帶寬為532MB/s。雖然PCI總線(xiàn)所能提供的峰值帶寬遠(yuǎn)不能和PCIe總線(xiàn)相比，但是與之前的局部總線(xiàn)ISA、EISA和MCA總線(xiàn)相比，仍然具有較大的優(yōu)勢(shì)。

ISA總線(xiàn)的最高主頻為8MHz，位寬為16，其峰值帶寬為16MB/s；EISA總線(xiàn)的最高主頻為8.33MHz，位寬為32，其峰值帶寬為33MB/s；而MCA總線(xiàn)的最高主頻為10MHz，最高位寬為32，其峰值帶寬為40MB/s。PCI總線(xiàn)提供的峰值帶寬遠(yuǎn)高于這些總線(xiàn)。

(5) 共享總線(xiàn)機(jī)制

PCI設(shè)備通過(guò)仲裁獲得PCI總線(xiàn)的使用權(quán)后，才能進(jìn)行數(shù)據(jù)傳送，在PCI總線(xiàn)上進(jìn)行數(shù)據(jù)傳送，并不需要處理器進(jìn)行干預(yù)。

PCI總線(xiàn)仲裁器不在PCI總線(xiàn)規(guī)范定義的范圍內(nèi)，也不一定是HOST主橋和PCI橋的一部分。雖然絕大多數(shù)HOST主橋和PCI橋都包含PCI總線(xiàn)仲裁器，但是在某些處理器系統(tǒng)的設(shè)計(jì)中也可以使用獨(dú)立的PCI總線(xiàn)仲裁器。如在PowerPC處理器的HOST主橋中含有PCI總線(xiàn)仲裁器，但是用戶(hù)可以關(guān)閉這個(gè)總線(xiàn)仲裁器，而使用獨(dú)立的PCI總線(xiàn)仲裁器。

PCI設(shè)備使用共享總線(xiàn)方式進(jìn)行數(shù)據(jù)傳遞，在同一條總線(xiàn)上，所有PCI設(shè)備共享同一總線(xiàn)帶寬，這將極大地影響PCI總線(xiàn)的利用率。這種機(jī)制顯然不如PCIe總線(xiàn)采用的交換結(jié)構(gòu)，但是在PCI總線(xiàn)盛行的年代，半導(dǎo)體的工藝、設(shè)計(jì)能力和制作成本決定了采用共享總線(xiàn)方式是當(dāng)時(shí)的最優(yōu)選擇。

(6) 中斷機(jī)制

PCI總線(xiàn)上的設(shè)備可以通過(guò)四根中斷請(qǐng)求信號(hào)INTA~D#向處理器提交中斷請(qǐng)求。與ISA總線(xiàn)上的設(shè)備不同，PCI總線(xiàn)上的設(shè)備可以共享這些中斷請(qǐng)求信號(hào)，不同的PCI設(shè)備可以將這些中斷請(qǐng)求信號(hào)“線(xiàn)與”后，與中斷控制器的中斷請(qǐng)求引腳連接。PCI設(shè)備的配置空間記錄了該設(shè)備使用這四根中斷請(qǐng)求信號(hào)的信息。

PCI總線(xiàn)進(jìn)一步提出了MSI(Message Signal Interrupt)機(jī)制，該機(jī)制使用存儲(chǔ)器寫(xiě)總線(xiàn)事務(wù)傳遞中斷請(qǐng)求，并可以使用x86處理器FSB(Front Side Bus)總線(xiàn)提供的Interrupt Message總線(xiàn)事務(wù)，從而提高了PCI設(shè)備的中斷請(qǐng)求效率。

雖然從現(xiàn)代總線(xiàn)技術(shù)的角度上看，PCI總線(xiàn)仍有許多不足之處，但也不能否認(rèn)PCI總線(xiàn)已經(jīng)獲得了巨大的成功，不僅x86處理器將PCI總線(xiàn)作為標(biāo)準(zhǔn)的局部總線(xiàn)連接各類(lèi)外部設(shè)備，PowerPC、MIPS和ARM[1]處理器也將PCI總線(xiàn)作為標(biāo)準(zhǔn)局部總線(xiàn)。除此之外，基于PCI總線(xiàn)的外部設(shè)備，如以太網(wǎng)控制器、聲卡、硬盤(pán)控制器等，也已經(jīng)成為主流。