I2C總線協(xié)議學(xué)習(xí)筆記

1.I2C協(xié)議
2條雙向串行線，一條數(shù)據(jù)線SDA，一條時鐘線SCL。
SDA傳輸數(shù)據(jù)是大端傳輸，每次傳輸8bit，即一字節(jié)。
支持多主控(multimastering)，任何時間點只能有一個主控。
總線上每個設(shè)備都有自己的一個addr，共7個bit，廣播地址全0.
系統(tǒng)中可能有多個同種芯片，為此addr分為固定部分和可編程部份，細節(jié)視芯片而定，看datasheet。

1.1 I2C位傳輸
數(shù)據(jù)傳輸：SCL為高電平時，SDA線若保持穩(wěn)定，那么SDA上是在傳輸數(shù)據(jù)bit；
若SDA發(fā)生跳變，則用來表示一個會話的開始或結(jié)束（后面講）
數(shù)據(jù)改變：SCL為低電平時，SDA線才能改變傳輸?shù)腷it
1.2 I2C開始和結(jié)束信號
開始信號：SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。
結(jié)束信號：SCL為高電平時，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。

本文引用地址：http://www.ex-cimer.com/article/201612/330523.htm

1.3 I2C應(yīng)答信號

Master每發(fā)送完8bit數(shù)據(jù)后等待Slave的ACK。
即在第9個clock，若從IC發(fā)ACK，SDA會被拉低。
若沒有ACK，SDA會被置高，這會引起Master發(fā)生RESTART或STOP流程，如下所示：1.4 I2C寫流程
寫寄存器的標準流程為：
1. Master發(fā)起START
2. Master發(fā)送I2C addr（7bit）和w操作0（1bit），等待ACK
3. Slave發(fā)送ACK
4. Master發(fā)送reg addr（8bit），等待ACK
5. Slave發(fā)送ACK
6. Master發(fā)送data（8bit），即要寫入寄存器中的數(shù)據(jù)，等待ACK
7. Slave發(fā)送ACK
8. 第6步和第7步可以重復(fù)多次，即順序?qū)懚鄠€寄存器
9. Master發(fā)起STOP

寫一個寄存器1.5 I2C讀流程

讀寄存器的標準流程為：
1. Master發(fā)送I2C addr（7bit）和w操作1（1bit），等待ACK
2. Slave發(fā)送ACK
3. Master發(fā)送reg addr（8bit），等待ACK
4. Slave發(fā)送ACK
5. Master發(fā)起START
6. Master發(fā)送I2C addr（7bit）和r操作1（1bit），等待ACK
7. Slave發(fā)送ACK
8. Slave發(fā)送data（8bit），即寄存器里的值
9. Master發(fā)送ACK
10. 第8步和第9步可以重復(fù)多次，即順序讀多個寄存器

讀一個寄存器讀多個寄存器2. PowerPC的I2C實現(xiàn)

Mpc8560的CCSR中控制I2C的寄存器共有6個。

2.1 I2CADR 地址寄存器

CPU也可以是I2C的Slave，CPU的I2C地址有 I2CADR指定2.2 I2CFDR 頻率設(shè)置寄存器The serial bit clock frequency of SCL is equal to the CCB clock divided by the divider.
用來設(shè)置I2C總線頻率

2.3 I2CCR 控制寄存器

MEN： Module Enable. 置1時，I2C模塊使能
MIEN：Module Interrupt Enable. 置1時，I2C中斷使能。
MSTA：Master/slave mode. 1 Master mode，0 Slave mode.
當1->0時，CPU發(fā)起STOP信號
當0->1時，CPU發(fā)起START信號
MTX：Transmit/receive mode select.0 Receive mode，1 Transmit mode
TXAK：Transfer acknowledge. 置1時，CPU在9th clock發(fā)送ACK拉低SDA
RSTA：Repeat START. 置1時，CPU發(fā)送REPEAT START
BCST：置1，CPU接收廣播信息（信息的slave addr為7個0）

2.4 I2CSR 狀態(tài)寄存器
MCF：0 Byte transfer is in process
1 Byte transfer is completed

MAAS：當CPU作為Slave時，若I2CDR與會話中Slaveaddr匹配，此bit被置1

MBB：0 I2C bus idle
1 I2C bus busy

MAL：若置1，表示仲裁失敗
BCSTM：若置1，表示接收到廣播信息

SRW：When MAAS is set, SRW indicates the value of the R/W command bit of the calling address, which is sent from the master.
0 Slave receive, master writing to slave
1 Slave transmit, master reading from slave

MIF：Module interrupt. The MIF bit is set when an interrupt is pending, causing a processor interrupt request(provided I2CCR[MIEN] is set)

RXAK：若置1，表示收到了ACK

2.5 I2CDR 數(shù)據(jù)寄存器

這個寄存器儲存CPU將要傳輸?shù)臄?shù)據(jù)。

3. PPC-Linux中I2C的實現(xiàn)

內(nèi)核代碼中，通過I2C總線存取寄存器的函數(shù)都在文件drivers/i2c/busses/i2c-mpc.c中
最重要的函數(shù)是mpc_xfer.