基于FPGA的1553B總線接口設(shè)計(jì)

MIL-STD-1553總線是美國(guó)20世紀(jì)80年代制定的第一個(gè)軍用數(shù)據(jù)總線標(biāo)準(zhǔn)，它是一種串行的數(shù)據(jù)總線。該總線標(biāo)準(zhǔn)自制定后廣泛應(yīng)用于軍用飛機(jī)、車輛、船舶中，并鑒于其高可靠性和靈活性，逐漸應(yīng)用在許多其他機(jī)動(dòng)平臺(tái)上。

1553B是一種時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線，總線上的所有消息傳輸都由總線控制器發(fā)起，遠(yuǎn)程終端對(duì)發(fā)出的指令應(yīng)給予回答(響應(yīng))并執(zhí)行相關(guān)操作。這種方式非常適合集中控制的分布式處理系統(tǒng)。1553B總線通信系統(tǒng)是由總線控制器、遠(yuǎn)程終端、總線監(jiān)控器三部分組成。一個(gè)通信總線上最多可以掛32個(gè)遠(yuǎn)程終端，傳輸介質(zhì)采用屏蔽雙絞線，對(duì)噪聲等干擾有很好的抑制能力。1553B總線的數(shù)據(jù)傳輸率為1Mb/s，在一次消息傳輸中最多可以傳送32個(gè)字，所有單次傳輸?shù)臅r(shí)間較短，具有很好的實(shí)時(shí)性。

在MIL-STD-1553總線通信系統(tǒng)中，總線接口板是系統(tǒng)的關(guān)鍵部分，其中核心部分的接口電路是總線應(yīng)用中的主要制約因素。在1553B總線得到廣泛應(yīng)用的今天，國(guó)內(nèi)應(yīng)用1553B總線協(xié)議的通信模塊的解決方案多采取基于進(jìn)口1553B總線協(xié)議芯片來開展相關(guān)設(shè)計(jì)，如UT公司的UTl553B協(xié)議芯片、DDC公司的高級(jí)協(xié)議處理芯片BU-61580等，雖然這些芯片能夠完成協(xié)議功能，但價(jià)格昂貴、靈活性差，這些弱點(diǎn)在一定程度上限制了設(shè)計(jì)能力，因此提出一種新的基于嵌入式方法實(shí)現(xiàn)的1553B數(shù)據(jù)總線接口邏輯。

1 系統(tǒng)總體設(shè)計(jì)方案

本文采用Xilinx公司的FPGA芯片作為協(xié)議處理核心器件，選用TI公司的TMS320C5510作為主處理器負(fù)責(zé)接收FPGA處理過的數(shù)據(jù)和調(diào)度FPGA的具體操作?？傮w方案的系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)結(jié)構(gòu)圖

1.1 模擬收發(fā)部分電路設(shè)計(jì)

由于1553B總線上傳輸?shù)氖请p極性的差分信號(hào)，主處理器不能直接接收來自總線上的數(shù)據(jù)，所以需要信號(hào)調(diào)制解調(diào)及電平轉(zhuǎn)換電路。

電平轉(zhuǎn)換部分一方面將總線上傳輸?shù)碾娖叫盘?hào)轉(zhuǎn)換成標(biāo)準(zhǔn)的CMOS電平供處理器使用，另一方面將處理器發(fā)出的CMOS信號(hào)變成總線標(biāo)準(zhǔn)進(jìn)行傳輸。模擬收發(fā)器部分簡(jiǎn)單地說就是將單極性曼徹斯特編碼和雙極性曼徹斯特編碼相互轉(zhuǎn)換。本文采用HOLT公司的HI -1567PSI，它是一款專門為MIL-STD-1553開發(fā)的模擬收發(fā)器，供電電壓為3.3V，通過隔離變壓器連接到總線上。HI-1567PSI是雙通道收發(fā)器結(jié)構(gòu)，因此要有兩個(gè)隔離變壓器與其相連接。

1.2 總線接口的數(shù)字通信部分

數(shù)字通信部分是1553B總線接口模塊的核心，完成協(xié)議數(shù)據(jù)的收發(fā)處理，由可編程邏輯器件Virtex系列芯片和DSP芯片組成。FPGA芯片在模塊中起到1553B通道的作用，接收總線上送來的數(shù)據(jù)并根據(jù)協(xié)議進(jìn)行處理之后送給處理器。FPGA模塊中開辟了足夠空間的FIFO存儲(chǔ)處理后的數(shù)據(jù)，當(dāng)達(dá)到一定數(shù)量后，主處理器采用中斷的方式讀取FIFO中的數(shù)據(jù)。在本文的設(shè)計(jì)中，為了便于觀察實(shí)驗(yàn)結(jié)果，將DSP接收到的數(shù)據(jù)送到串口上進(jìn)行顯示。同樣地，DSP將要發(fā)送的數(shù)據(jù)送到FPGA開辟的另一個(gè)FIFO中，當(dāng)每個(gè)數(shù)據(jù)編碼結(jié)束后通過狀態(tài)機(jī)程序產(chǎn)生FIFO信號(hào)的時(shí)鐘讀取下一個(gè)數(shù)據(jù)進(jìn)行編碼，所以這里的FIFO采用的是異步的工作方式。

2 核心模塊功能分析

總線接口模塊最主要的部分是FPGA實(shí)現(xiàn)的功能，其總體功能如圖2所示。

圖2 FPGA功能圖

FPGA中最重要的部分是發(fā)送器和接收器，現(xiàn)將這兩部分的工作過程做簡(jiǎn)要分析。