基于DM6446中的高清數字視頻顯示接口設計方案

　　根據VESA DMT標準，顯示1 080P畫面所需像素時鐘為148.5 MHz.從圖3 可以看到，VPSS 的時鐘共有4個來源可以選擇：其中MXI為芯片主要輸入時鐘，其頻率僅有24 MHz，不能滿足要求；PCLK是由外部輸入的視頻采集時鐘，在這里也不適用；VPBECLK是專門的輔助時鐘輸入，而PLL2_divider1是內部倍頻時鐘，這兩者經過配置都可以在高清數字視頻顯示接口設計中使用。在這里，主要是采用PLL2_divider1時鐘。

　　通過配置鎖相環(huán)PLL2 控制器的PLLM=21，DIVID-ER1=3，便可以得到148.5 MHz的像素時鐘。通過寄存器VPBE_PCR.VENC_DIV 位可以選擇VENC_CLK 是否為VPSS_CLK 的一半，當VENC_DIV=1（ 需要VPSS_CLKCTL.DACCLKEN=1）時，輸入時鐘將被2 分頻，VENC_CLK 變成74.25 MHz，這正好是顯示720P 畫面所需的像素時鐘。而且，148.5 MHz的像素時鐘也能夠同時支持WUXGA 畫面的顯示。相同的時鐘輸入能夠同時滿足多種高清分辨率圖像的顯示要求，這就為不同顯示分辨率間的切換提供了編程上的便利性。

　　輸出給TFP410 的像素時鐘VCLK，以VENC_CLK為基準，可以通過時鐘樣式寄存器VENC_DCLKPTNn以及VENC_DCLKPTNnA（n=0~3）自定義自己的輸出波形和周期，可配置的波形周期為64位。從圖3中可以看到，整條VCLK 輸出鏈路還受內部使能位VCLKE、極性控制位VCLKP、以及輸出管腳三態(tài)控制VCLKZ的層層控制。要輸出時鐘，則必須正確配置所有的控制位。在這里，通過配置，使得輸出時鐘VCLK 與內部VENC_CLK 相等，時鐘的流向如圖3 中的加粗黑實線所示。

　　經過DCLK 的配置，已經能夠得到顯示720P，1 080P、WUXGA 畫面所需的74.25 MHz 及148.5 MHz的像素時鐘VCLK.VENC在VCLK 的上升沿輸出圖像數據，不過由于實際傳輸的數據有些是用于視頻消隱的，必須有相關信號來指示有效視頻數據的范圍，這就是視頻同步時序信號。視頻同步主要有行同步（HSYNC）和場同步（VSYNC），具體定義可以參見相關文檔［3］。最后，依據VESA DMT標準和實測結果，得到的整個VENC相關寄存器配置情況如表1所示。

　　表1主要給了在只提供148.5 MHz像素時鐘情況下，要實現(xiàn)720P，1 080P和WUXGA 分辨率畫面顯示，VENC所必須配置的寄存器的值。按照表中的參數進行設置后，輸出時鐘VCLK、編碼時鐘VENC_CLK以及窗口時鐘OSD_CLK三者相等。VPBE_PCR可用于配置時鐘頻率在74.25 MHz和148.5 MHz之間切換，以滿足在720P和1 080P（或WUXGA）顯示分辨率下系統(tǒng)對編碼時鐘的需求。

　　3.2 OSD配置

　　經過VENC的配置，系統(tǒng)已經支持高清數字視頻的輸出，由于VENC 編碼數據來自于OSD 模塊，所以要輸出有效數據，還必須對OSD模塊進行配置。DM6446的OSD 模塊共支持兩個視頻窗口VIDWIN0/1和兩個位圖窗口OSDWIN0/1，還有透明矩形光標窗口（Regular Cur-sor）。其中，視頻窗口VIDWIN0作為所有窗口的畫布窗口，其他所有窗口的顯示范圍都必須在此窗口內，而且在顯示其他窗口之前也必須使能 VIDWIN0.所有的OSD窗口都有獨立的使能控制位，當所有的窗口都不使能時，VENC 將只顯示OSD 中由寄存器MODE.BCLUT、MODE.CABG指定的背景色。

　　OSD 窗口位置的確定與VENC 中的同步時序有關。所有窗口的基準位置為（BASEX，BASEY），同時利用（xxx_XP，xxx_YP）來確定相對位置。一般的，設置 BASEX=HSTART，BASEY=VSTART，這樣，窗口的基準點便與顯示器的左上角零點對齊。由于VIDWIN0是所有窗口的畫布窗口，因此在實際使用中使該窗口的大小與VENC 中指定的顯示分辨率相等，從而使VIDWIN0完全覆蓋整個顯示器屏幕。

　　視頻窗口和位圖窗口在DDR2 SDRAM中都有對應的緩沖區(qū)用于保存窗口中的像素數據，緩沖區(qū)的起始位置由xxx_ADR 指定，窗口數據行偏移量由xxx_OFST 指定。起始位置寄存器xxx_ADR 的值是可以動態(tài)改變的，并且改變后的值只有在下一幀同步信號（VSYNC）到來時才起作用，這樣我們便可以在內存中開辟多個窗口緩沖區(qū)，以增加窗口的顯示效率。這里配置OSD 窗口主要是為VENC提供顯示數據，其他有關OSD模塊的配置可以參考其說明文檔［3］，這里不贅述。

　　3.3 實際顯示效果

　　在實際顯示OSD 窗口的過程中，要保證VIDWIN0的分辨率不超過VENC中顯示的有效分辨率（HVALID xVVALID），而其他所有OSD 窗口的范圍都不能超出VIDWIN0，否則將會導致畫面顯示不正常。雖然VENC輸出分辨率已經能夠達到1 080P和WUXGA，但在這個高清分辨率顯示下，只有VIDWIN0能夠用于視頻顯示，其他窗口必須保持關閉狀態(tài)，這主要受制于OSD 模塊的傳輸帶寬。而在VENC 配置為720P 分辨率的情況下，能夠穩(wěn)定實現(xiàn)多個窗口同時顯示，如圖4所示。

　　在這里，VIDWIN0、VIDWIN1、OSDWIN0 的大小分別為1 280×720，800×600 和640×480，像素格式分別為3 字節(jié)RGB888、2 字節(jié)的YUV422 和2 字節(jié)的RGB565.此時顯示器顯示的行同步信號頻率為45.2 kHz，幀同步頻率為60.2 Hz，分辨率為1 280×720，說明高清數字視頻顯示接口工作正常，能夠穩(wěn)定實現(xiàn)在高分辨率下的多窗口同時在屏顯示。

　　4 結語

　　本文利用DM6446的數字視頻輸出接口，搭配DVI驅動芯片TFP410， 通過對芯片內部時鐘以及視頻編碼模塊（VENC）時序發(fā)生器的正確配置，實現(xiàn)了電路結構簡單、配置靈活的高清數字視頻顯示接口。在目標板上，本文提出的高清數字視頻顯示接口方案能夠穩(wěn)定顯示720P、1 080P 及WUXGA 分辨率的畫面，說明該方案易用、可行，具有實用性，對于擴展基于DM6446的數字視頻顯示接口具有重要參考意義。