揭秘DSP和HMM的語(yǔ)音識(shí)別系統(tǒng)電路模塊設(shè)計(jì)

　　當(dāng)今社會(huì)是數(shù)字信息化時(shí)代，信用卡號(hào)碼、電話語(yǔ)音撥號(hào)、個(gè)人身份證號(hào)碼、電子密碼等都具有數(shù)字化特征。同時(shí)，隨著語(yǔ)音識(shí)別技術(shù)的發(fā)展，使得對(duì)數(shù)字的語(yǔ)音識(shí)別成為可能。數(shù)字語(yǔ)音識(shí)別可以識(shí)別用戶說(shuō)出的數(shù)字，向用戶提供最自然、最靈活和最經(jīng)濟(jì)的人機(jī)接口界面，從而能有效解決軍用和民用領(lǐng)域中遇到的大量數(shù)據(jù)錄入問(wèn)題。而且，由于電話網(wǎng)絡(luò)的同益普及，數(shù)字自動(dòng)語(yǔ)音識(shí)別可用于電話人口統(tǒng)計(jì)、遠(yuǎn)程股票交易號(hào)碼的遠(yuǎn)程認(rèn)證等。因此，數(shù)字語(yǔ)音識(shí)別具有非常高的實(shí)用價(jià)值。

　　硬件電路的連接

　　語(yǔ)音信號(hào)采集模塊主要包括語(yǔ)音信號(hào)的輸入輸出模擬通道、DSP和AD50的連接、DSP和AD50的周邊設(shè)備連接等。其中，DSP和AD50的周邊設(shè)備連接包括電源電路、時(shí)鐘電路、復(fù)位電路、存儲(chǔ)器擴(kuò)展電路和去耦電路等，這些電路的連接可查看相關(guān)芯片資料。語(yǔ)音信號(hào)的前后端處理主要由輸入輸出模擬通道組成。這兩個(gè)電路的主要作用是將信號(hào)進(jìn)行處理，盡量減少輸入輸出引入的噪聲。同時(shí)，還可以調(diào)整輸入輸出的放大系數(shù)，使語(yǔ)音信號(hào)適合各種不同的功放，得到最佳的語(yǔ)音效果。為了達(dá)到更好的效果，AD50的模擬信號(hào)輸入采用差分輸入方式，即使用兩個(gè)運(yùn)算放大器，將單端輸入信號(hào)轉(zhuǎn)換成差分輸入信號(hào)，電路連接如圖3．5所示。使用差分信號(hào)，信號(hào)一J下一負(fù)同時(shí)進(jìn)入采集系統(tǒng)，如果此時(shí)有隨機(jī)噪聲出現(xiàn)，通過(guò)『F負(fù)信號(hào)的加減，可以有效消除部分噪聲。

　　AD50差分輸入電路

　　AD50的D／A輸出為差分信號(hào)，可以直接驅(qū)動(dòng)600歐姆的負(fù)載。

　　差分輸出電路

　　要使TLC320AD50正常工作，還需要進(jìn)行電源供電及去耦電路以及一些功能引腳包括幀同步延遲輸出、電壓下拉、輸出監(jiān)控、參考電壓過(guò)濾輸出等的連接，具體連接如圖3．7所示。

　　TLC320AD50外圍電路

　　DSP通過(guò)多通道緩沖串口連接AD50。DSP最多可以使一個(gè)緩沖串口與3個(gè)AD50芯片連接。本系統(tǒng)采用DSP為主設(shè)備、AD50為從設(shè)備的連接方法。如圖3．8所示，AD50的時(shí)鐘信號(hào)MCLK由DSP的定時(shí)器0的輸出TOUT0提供，時(shí)鐘頻率可以通過(guò)設(shè)置定時(shí)器0來(lái)改變。AD50的移位時(shí)鐘輸出SCLK連接到DSP的緩沖串口0的接收時(shí)鐘引腳CLKR0，幀同步信號(hào)FS連接到DSP緩沖串口0的FRXO。AD50的FC引腳連接到DSP的通用I／O引腳XF，用于控制二次串行通信。圖3．8中DSP的DR0為輸入，其余均為輸出。
　----------------------
　　如何輕松跨越4G產(chǎn)品設(shè)計(jì)的質(zhì)量難題？LTE測(cè)試幫你忙！
　　

　　程序存儲(chǔ)器電路

　　程序存儲(chǔ)器主要用于系統(tǒng)運(yùn)行時(shí)，將采集的數(shù)字語(yǔ)音信號(hào)暫時(shí)存儲(chǔ)在RAM中以備后續(xù)的處理。由于采集的數(shù)據(jù)不是太大，擴(kuò)展32k的程序存儲(chǔ)器即可滿足要求。因此本系統(tǒng)只用到CY7C1021的低32k字空間，將DSP的地址線的低15位與CY7C1021的地址線引腳相連，而地址線的1卜18位通過(guò)一個(gè)數(shù)字邏輯電路后用于尋址CY7C1021的低32k字空間。電路原理圖如圖3．9所示。

　　Y7C1021主要電路原理圖

　　圖3．10是CY7C1021讀和寫信號(hào)數(shù)字邏輯電路。圖中，DSP的DSP—R／W和DSP—MSTRB引腳通過(guò)或門后的輸出作為SRAM的寫信號(hào)，DSP—R／W的非和DSP—MSTRB引腳通過(guò)或門后輸出作為SRAM的讀信號(hào)。

　　圖3．1l是CY7C1021的第16位地址引腳數(shù)字邏輯電路。圖中，DSP A15經(jīng)過(guò)一個(gè)非門作為二四譯碼器SN74LSl39AD的使能信號(hào)，DSP A16和DSP A17經(jīng)過(guò)譯碼器后輸出端Yl與Y2的非通過(guò)一個(gè)與門后的輸出作為SRAM的第16位地址線。因此，低32k的SRAM映射到DSP程序空間的0X1 8000__oXlFFFF。

　　數(shù)據(jù)存儲(chǔ)器電路

　　數(shù)據(jù)存儲(chǔ)器主要用于存儲(chǔ)編譯后的系統(tǒng)軟件的數(shù)據(jù)，用于語(yǔ)音識(shí)別系統(tǒng)板上電自舉。選用flash芯片，是因?yàn)閒lash芯片是電可擦可寫芯片，可以在線對(duì)flash進(jìn)行操作，修改應(yīng)用程序方便。地址緩沖器和數(shù)據(jù)緩沖器電路連接分別如圖3．12和3．13所示：

　　SN74LVTHl6244外圍電路

　　SN74LVTHl6245外圍電路原理圖

　　SST39VFl60有1M*16bit的容量，但擴(kuò)展數(shù)據(jù)存儲(chǔ)器只需64K空間足以，所以電路SST39VFl60的地址線的高4位接地。電路原理圖如圖3．14所示：

　　SST39VFl60外圍電路

　　LED顯示電路

　　LED顯示電路在此系統(tǒng)中用于顯示語(yǔ)音識(shí)別的結(jié)果，與輸入的語(yǔ)音比較可知系統(tǒng)識(shí)別率的高低。電路中用SN74LS373作為暫存器，通過(guò)DSP的I／O端口選擇引腳IS和DSP的第17個(gè)地址引腳來(lái)控制SN74LS373的輸出使能端，用一個(gè)共陰極七段數(shù)碼管來(lái)顯示識(shí)別結(jié)果【241。電路圖如圖3．15所示：

　　LED顯示電路原理圖

　　J-TAG電路

　　JTAG標(biāo)準(zhǔn)是IEEEl990年公布的1 149．1標(biāo)準(zhǔn)的又一稱呼，是針對(duì)現(xiàn)代超大規(guī)模集成電路測(cè)試、檢驗(yàn)困難而提出的、基于邊界掃描機(jī)制和標(biāo)準(zhǔn)測(cè)試存儲(chǔ)口的國(guó)際標(biāo)準(zhǔn)。JTAG標(biāo)準(zhǔn)公布以后，TI公司為其以后的DSP器件均設(shè)置符合國(guó)際標(biāo)準(zhǔn)的JTAG邏輯測(cè)試口，通過(guò)JTAG測(cè)試口訪問(wèn)和調(diào)試TI DSP芯片。電路設(shè)計(jì)中需要注意的問(wèn)題：當(dāng)仿真器與DSP距離大于15．24cm時(shí)，JTAG仿真頭與DSP之間的EMUO、EMUl、TMS、TDI引腳互聯(lián)時(shí)應(yīng)通過(guò)上拉電阻接高電平，而TMS、TDI、TDO、TCK之問(wèn)互聯(lián)時(shí)還要加緩沖器，只在距離小于15．24cm時(shí)它們之間不用通過(guò)緩沖器連接。

　　JTAG在線仿真電路原理圖

　　電源電路

　　此系統(tǒng)中，有兩類電壓，一類是DSP芯片的內(nèi)核電壓，為1．8V，另一類是DSP的外圍電路供電電壓，為3．3V。為了能夠滿足雙電壓供電，本系統(tǒng)選用TPS767D318電源芯片供電。根據(jù)芯片推薦電路搭建電路原理圖如圖3．17所示：

　　系統(tǒng)電源供電電路原理圖

　　簡(jiǎn)述了與硬件相關(guān)的驅(qū)動(dòng)程序的設(shè)計(jì)，將硬件驅(qū)動(dòng)程序與語(yǔ)音識(shí)別程序綜合，編譯通過(guò)后載入目標(biāo)板即對(duì)語(yǔ)音信號(hào)進(jìn)行識(shí)別。介紹了一個(gè)基于DSP的非特定人漢語(yǔ)孤立數(shù)字語(yǔ)音識(shí)別系統(tǒng)的設(shè)計(jì)過(guò)程，系統(tǒng)通過(guò)AD50芯片將模擬語(yǔ)音信號(hào)采集到DSP芯片中，再采用語(yǔ)音識(shí)別算法對(duì)采集到的信號(hào)進(jìn)行處理，并將識(shí)別的結(jié)果用LED輸出完成了整個(gè)系統(tǒng)設(shè)計(jì)。