T-Clock技術(shù) 實現(xiàn)PXI整合同步測試

一、在應用程序中的頻率與同步化

在電子業(yè)界，混合信號測試為測試設(shè)備與芯片內(nèi)建系統(tǒng)(SOC) 技術(shù)的一個重要層面。隨著將聲音、影像，與數(shù)據(jù)，結(jié)合在消費性電子產(chǎn)品與通信產(chǎn)品中的趨勢，對于此類技術(shù)的測試需求(從基本產(chǎn)品至RF) 則更需要精確的頻率與同步化。

基本上，混合信號設(shè)備具備多個數(shù)字與模擬信道。這些信道多半在一部 ATE 系統(tǒng)中同時進行測試，以節(jié)省測試時間，并提高處理能力。此外，模擬信道還使用同步取樣系統(tǒng)進行測試。同步取樣系統(tǒng)需要在模擬轉(zhuǎn)數(shù)字 (ADC) 與數(shù)字轉(zhuǎn)模擬(DAC) 測試中，將不同的頻率進行同步化。在頻率領(lǐng)域測量中，這種同步作業(yè)可以減少頻譜泄漏 (spectral leakage)，因此非常需要此同步化作業(yè)。

以下 LabVIEW 圖表顯示異步取樣與同步取樣的效果。白色軌跡是異步頻率，采集幾次模擬正弦波周期。FFT 的頻譜溢漏造成光譜圖中的“下擺”。在同樣的取樣率下，同步取樣系統(tǒng)產(chǎn)生的是紅色軌跡。同步取樣的重要優(yōu)點之一，是因為信號采集時間較短，因此縮短了測試的時間。之所以能夠縮短采集的時間，是因為不需要采集額外的信號周期(這些額外的數(shù)據(jù)是應用于數(shù)字窗口中，以便消除頻譜泄漏)。

原則上，能夠滿足市場上種類多樣設(shè)備彈性需求的ATE系統(tǒng)應該為儀器提供衍生自主要參考頻率的不同頻率，以便進行同步取樣。此外，這套系統(tǒng)應該能夠提供源自主要參考頻率的任意頻率頻率。

圖 1. 以T-Clock (TClk) 同步NI PXI-5421 任意波形發(fā)生器與NI PXI-5122示波器，以更短的時間與更高的準確度，達到相位的同步

在通信方面，模擬及數(shù)字基帶I/Q信號的產(chǎn)生及采集需要相位偏移 (phase offset) 與控制。數(shù)字信號發(fā)生器/分析儀，以同步化任意波形發(fā)生器與示波器，以處理數(shù)字與模擬 I/Q 信號的產(chǎn)生與采集。舉例來說，在 3G W-CDMA 模式中，以接近 5 MHz 帶寬的信號而言，各信道之間的相位差距值及增益差距值，分別可以低到 0.003% 與 0.1%。在未來的 4G 通信模式中(例如多重輸入、多重輸出，MIMO)，將殷切需以同步化進行多通道的基帶、IF，與 RF 信號產(chǎn)生與采集。一項正漸漸成形的技術(shù)──數(shù)字波束成形(Digital Beamforming)，正開始進入多種應用環(huán)境中，例如 4G MIMO 通信、國防，與航天工業(yè)的雷達應用。數(shù)字波束成形需要具備數(shù)字能量降轉(zhuǎn) (downconversion) 引擎的多信道相位協(xié)調(diào)數(shù)字化系統(tǒng)。

在半導體業(yè)方面，實務上的數(shù)字測試可能要消耗數(shù)千個數(shù)字針腳。市場上典型的整合電路 (IC) 可能要占用數(shù)字 I/O 的 200 個針腳。在這種應用環(huán)境中，多部數(shù)字信號發(fā)生器及分析儀進行同步化，并以不可或缺的針腳對針腳偏斜與抖動，來處理大量接腳的 IC。

在消費性電子方面，組件的數(shù)字影像信號產(chǎn)生與采集，可能需要多達五種不同的信號：三個主要的影像信號、H-Sync，與 V-Sync。通過頻率與同步，可同步化任意波形發(fā)生器和示波器，分別產(chǎn)生并采集高畫質(zhì)的影像信號，像素速率可以逼近 165 MHz。CMOS成像傳感器(一種可望隨著影像電話與數(shù)字相機普及，而成為主流的技術(shù))，就是混合信號技術(shù)的范例。其中的任意波形發(fā)生器、示波器，與數(shù)字信號分析儀經(jīng)過同步化，供設(shè)計驗證與檢驗芯片或芯片組。

在物理科學方面，具備大量信道的數(shù)字化系統(tǒng)被應用于電漿融合、雷射分散實驗，與粒子和天體物理學的光子/粒子偵測和追蹤。在這些例子里，具備大量信道的數(shù)字化系統(tǒng)用于以 2D 或 3D 方式重建時空現(xiàn)象。這種應用方式需要多個通道同時取樣，有時甚至超過數(shù)百個通道。

在醫(yī)療診斷系統(tǒng)方面，由于出現(xiàn)低價位 12 與 14 位的 50 MHz ADC，3D 數(shù)字成像系統(tǒng)正在迅速取代模擬系統(tǒng)。這類系統(tǒng)往往擁有數(shù)百到一千多個通道。在非破壞性測試中，3D 超音波成像是通過包含 50 MHz 示波器的多信道系統(tǒng)所完成。一種比超音波成像更為進步的成像方法──光學同調(diào)斷層掃描術(shù)(Optical coherence tomography，OCT)，可能需要數(shù)個示波器通道，以溝通多種光電二極管，進行同步取樣。

正如這許多應用領(lǐng)域所呈現(xiàn)的趨勢，頻率與同步技術(shù)，將是多信道信號/數(shù)據(jù)發(fā)生并采集的重要元素。

二、NI的模塊儀器平臺

目前的NI模塊儀器硬件平臺為PXI3 與PCI。這2 種平臺在本質(zhì)上即為模塊形態(tài)，并且使用PCI 總線做為PC 和儀器之間的接口。

于 1997 年推出的 PXI 是一項開放標準，許多廠商提供各種 PXI 模塊，包含從影像采集到 RF 矢量信號分析儀。PXI 開始迅速獲得采用，主因是其小體積、可移植性、因采用 PCI 總線的高處理能力，與較低的價格；而 PXI 之所以擁有以上的特性，是因其采用龐大 PC 產(chǎn)品所開發(fā)出來的標準商業(yè)技術(shù)。

就功能而言，PXI 擴充了 CompactPCI 標準，加入局部總線與同步化功能。就同步測量而言，內(nèi)建至 PXI 中的重要組件包含參考頻率、觸發(fā)總線，與星型觸發(fā)總線3。

圖 2. CompactPCI 平臺的 PXI 頻率與觸發(fā)延伸圖解

三、同步化的建構(gòu)組件

要在多部設(shè)備之間取得同步化，則必須檢視頻率和觸發(fā)器的分布。同步化有兩種主要模式，但是在探討這些模式之前，我們必須先定義以下的用語。

取樣頻率、參考頻率、觸發(fā)器，與主要設(shè)備和從屬設(shè)備

由于并未標準化將測量設(shè)備同步化的信號名稱，可能會因為設(shè)備類型和制造商而有所不同。本文件使用以下名詞來指稱高速測量設(shè)備，以說明用于控制測量的不同類型信號。

取樣頻率是時間信號，用于控制示波器與信號發(fā)生器上的ADC 與DAC，以分別進行模擬轉(zhuǎn)數(shù)字與數(shù)字轉(zhuǎn)模擬操作。取樣頻率亦控制數(shù)字信號發(fā)生器/示波器，于取得或產(chǎn)生數(shù)字波型速度時的信號。在大多數(shù)的情況下，取樣頻率是一個周期信號，源自設(shè)備上的一個晶體振蕩器。晶體振蕩器技術(shù)的類型包含電壓控制式晶體振蕩器(VCXO)、溫度控制式晶體振蕩器(TCXO)，與恒溫晶體振蕩器(OCXO)。

參考頻率──許多儀器內(nèi)含相位鎖定環(huán)路(PLL)。PLL 可將其輸出頻率鎖定為其輸入端口的參考頻率。在儀器方面，雖然有許多儀器提供多種可允許的頻率做為參考頻率，但是常見的頻率為10 MHz。PLL 的輸出通常就是取樣頻率。PLL 允許取樣頻率頻率鎖定為參考頻率頻率。因此取樣頻率的絕對頻率準確度與參考頻率的頻率準確度相同。

觸發(fā)器信號控制在最高層級時的數(shù)據(jù)采集。外部事件或觸發(fā)器是啟動采集與信號產(chǎn)生的主要方法。觸發(fā)器有各種不同的形式，包括模擬、數(shù)字，與軟件。

主要設(shè)備及從屬設(shè)備──在建立同步化之測量系統(tǒng)時，通常將指定一部設(shè)備做為主要設(shè)備，其他一或多部設(shè)備為從屬設(shè)備。主要設(shè)備負責產(chǎn)生用于控制系統(tǒng)中所有測量設(shè)備的信號。從屬設(shè)備則接收來自主要設(shè)備的控制信號。

同步化的目標，是精確地讓多部硬設(shè)備產(chǎn)生并接收模擬與數(shù)字信號。頻率與同步的分級之一，稱為同質(zhì)頻率(homogeneous timing) 與同步化──2 部設(shè)定相同的同樣設(shè)備，其取樣頻率之間具有精確的相位關(guān)系，同時開始產(chǎn)生并/或采集信號。以下的范例說明同質(zhì)同步化：

• 2 部示波器以200 MS/s 的速度采集數(shù)據(jù)，其取樣頻率之間具有精確的相位關(guān)系：在同一時間觸發(fā)、垂直增益設(shè)定、AC/DC 偶合設(shè)定、輸入阻抗設(shè)定、DC 偏移量設(shè)定，與模擬過濾器設(shè)定皆相同。

前一個范例中有一重要現(xiàn)象，就是同質(zhì)同步化的許多設(shè)定關(guān)聯(lián)。舉例來說，示波器前端的增益階段與模擬過濾器的延遲，將導致前端接頭與ADC 之間的延遲。

同質(zhì)同步化可能意指許多不同的狀況。以下的一些例子都可用于說明同質(zhì)同步化：

• 2 部示波器分別以200 MS/s 與100 MS/s 的速度采集數(shù)據(jù)，其取樣頻率之間具有精確的相位關(guān)系：在同一時間觸發(fā)、垂直增益設(shè)定、AC/DC 偶合設(shè)定、輸入阻抗設(shè)定、DC 偏移量設(shè)定，與模擬過濾器設(shè)定皆相同。

• 任意波形發(fā)生器與示波器均以100 MS/s 的速度進行取樣，其取樣頻率之間具有精確的相位關(guān)系，并在收到觸發(fā)器信號時，以設(shè)定的時間延遲開始操作。

• 1 部示波器、數(shù)字信號發(fā)生器/分析儀，與任意波形發(fā)生器，分別以50 MS/s、200 MS/s，與100 MS/s 進行取樣，其取樣頻率之間具有精確的相位關(guān)系，并在收到觸發(fā)器信號時，以設(shè)定的時間延遲開始操作。

以上的例子清楚說明同質(zhì)頻率與同步有許多可能性，得以處理應用方面的需求。各設(shè)備上的不同設(shè)定，可導致在同一時間點上進行取樣的信號/數(shù)據(jù)發(fā)生延遲。關(guān)鍵在于經(jīng)過同步化的系統(tǒng)校正，這一點將在本文后面進行討論。

四、同步化模式之一：使用取樣頻率進行同步化

主要設(shè)備可輸出觸發(fā)器信號與取樣頻率至從屬設(shè)備，以控制測量系統(tǒng)的運作。舉例來說，由多部示波器與信號發(fā)生器構(gòu)成的系統(tǒng)，將具備由主要設(shè)備提供的取樣頻率。如圖3 所示，主要設(shè)備的取樣頻率，將直接控制所有設(shè)備上的ADC 與DAC 頻率。舉例來說，NI 動態(tài)信號分析儀(如NI 4472 與NI 4461，分別為24 位104 kS/s 與208 kS/s) 即使用這種技術(shù)進行同步化，應用于聲音與振動測量。

這種模式是最單純的相位連貫取樣模式；多部設(shè)備接收相同的取樣頻率。因此所有設(shè)備都獲得相同的取樣頻率正確性、偏移，與抖動。這種模式的缺點在于無法滿足所有相位連貫同質(zhì)頻率的需求。

圖 3. 使用取樣頻率進行同步化

五、同步化模式之二：使用參考頻率進行同步化

亦可在多部測量設(shè)備之間使用相同觸發(fā)器與參考頻率，以達成同步化。在這種模式中，參考頻率可以由主要設(shè)備提供(主要設(shè)備必須內(nèi)建參考頻率)，或是由專用的高精度頻率來源提供參考頻率。

這種模式的優(yōu)點，即可從單一參考頻率取得同樣的取樣頻率，讓所有的取樣頻率皆鎖定于此相位。缺點是各設(shè)備上的相位連貫取樣，并不如直接使用取樣頻率那樣單純，因為每一部設(shè)備的時間都會產(chǎn)生影響，因此必須考慮到設(shè)備頻率的抖動問題。

PLL 即經(jīng)常采用此種模式進行同步化，并產(chǎn)生取樣頻率。

圖 4. 使用參考頻率進行同步化

圖 5. 高速的取樣頻率使用 PLL 進行同步化。

六、同步化的問題

發(fā)送頻率與觸發(fā)器以獲得高速同步化之設(shè)備，遭遇到些許的問題。針對同步化而言，必須協(xié)調(diào)多部測量設(shè)備的潛在因素與時間不確定性；對于高速測量系統(tǒng)而言更是如此。工程師往往在最初的系統(tǒng)設(shè)計時間中忽視這些問題，而限制同步化系統(tǒng)的速度與準確性。在發(fā)送頻率與觸發(fā)器時的2 個主要問題，即為偏斜(skew) 與抖動(jitter)。

七、取樣頻率同步化

以本質(zhì)來說，混合信號測試需要在各儀器上采用不同的取樣率，因為模擬波形 I/O 與數(shù)字波形 I/O 必須采用不同的取樣率；但是均必須進行同步化。更重要的一點，必須在各儀器上，以正確的取樣頻率邊緣進行數(shù)據(jù)取樣。

當不同儀器上的取樣頻率均為 10 MHz 參考頻率的整倍數(shù)時，所有的儀器都將擁有與其他儀器同步的取樣頻率──所有取樣頻率的提高間距都與 10 MHz 頻率邊緣 (edge) 相符。如圖 6 所示，盡管已鎖定相位為 10 MHz 參考頻率，但當取樣頻率不為整倍數(shù)時(如 25 MHz)，就不能保證取樣頻率同相 (in phase)。目前使用標準技術(shù)來解決這個問題，即同時重新設(shè)定所有的 PLL，使得同頻率的取樣頻率變成同相，如圖 7 所示。即使此時所有的取樣頻率皆為同相，但是此解決方法仍然不完全。完全同步化為：從設(shè)備到設(shè)備的數(shù)據(jù)時間，位于一個取樣頻率周期中。完全同步化的關(guān)鍵在于觸發(fā)，將于下文中討論。

圖 6. 未校準之 25 MHz 取樣頻率

圖 7：使用重設(shè)使 PLL 同步化

頻率偏斜(skew)與抖動(jitter)

工程師必須仔細規(guī)劃取樣頻率與/或參考頻率的發(fā)送。舉例來說，一個經(jīng)同步化的測量系統(tǒng)若要以 200 MS/s 取樣率，于 20 個通道同時進行取樣。則表示要將頻率發(fā)送到 10 個雙通道的示波器。如果取樣頻率偏斜 1%，則偏斜不能大于 25 ps。這樣一個系統(tǒng)看起來極具挑戰(zhàn)性。還好，偏斜限制可針對每部測量裝備的偏斜進行校正來解決；可以在取樣數(shù)據(jù)中，就偏斜部份加以補償。真正的問題是頻率頻率。無論是發(fā)送一個 200 MHz 直接取樣頻率或 10 MHz 參考頻率，都會在系統(tǒng)中造成抖動。發(fā)送系統(tǒng)的物理性質(zhì)，在發(fā)送頻率的準確性上扮演重要角色；如果頻率的路徑容易受到高頻電子噪音的影響，那么頻率抖動就會成為明顯的問題。針對用于發(fā)送高頻取樣頻率的平臺，制造、測試，與校正都變得極為昂貴。因此在許多高頻系統(tǒng)中，普遍會使用較低頻的參考頻率來進行校正。圖 8 是安裝在NI SMC 模塊儀器中的典型 VCXO PLL?；芈穾捑S持在最低，以防止來自參考頻率的抖動，同時設(shè)備 VCXO 的抖動則低于 1 psrms。這樣的系統(tǒng)可以有效地成為一個低抖動的同步系統(tǒng)。

NI 的 PLL 設(shè)計中，有一項非常有用的特性，就是使用一顆相位 DAC。使用相位 DAC 時，可將“VCXO 輸出”和“輸入的參考頻率”進行相位對正。表面上，VCXO 輸出與參考頻率同相；但可能必須將 VCXO 輸出略為偏斜，使輸出的相位稍微偏斜。當送進各設(shè)備中的參考頻率因為傳送延遲而有些許偏斜時，則該項功能對于校準多部設(shè)備的取樣頻率就非常重要。舉例來說，在 NI PXI-1042 的機架中發(fā)送 10 MHz 參考頻率時，插槽至插槽的偏斜最高有 250 ps，最多有 1 psrms 的抖動。雖然 250 ps 的插槽至插槽偏斜對大部份應用而言沒有問題，但可能不適合極高速應用；因為其相位準確度很重要。為了解決這個偏斜問題，相位 DAC 的輸出可加以調(diào)整，以校正偏斜。在 NI PXI-5422，200 MS/s取樣率的任意波形發(fā)生器，與 NI PXI-5124，200 MS/s 取樣率的示波器中，取樣頻率的相位/延遲調(diào)整為 5 ps，因此使用者在同步化多部設(shè)備時，可擁有極大的彈性。

圖 8. 具備相位調(diào)整 DAC 的 PLL──相位 DAC 使取樣頻率對應于參考頻率的延遲更加有彈性。

觸發(fā)器偏斜與扭曲

在解決取樣頻率同步化的問題之后，另外一個主要問題就是發(fā)送觸發(fā)器以啟動同步作業(yè)。觸發(fā)器可能來自1 個數(shù)字事件，或來自符合觸發(fā)條件的模擬信號。一般來說，在多信道系統(tǒng)中，其中1 部設(shè)備被設(shè)定為主要設(shè)備，其余的則指定為從屬設(shè)備。在這個情況下，主要設(shè)備將發(fā)送觸發(fā)信號給系統(tǒng)的所有從屬設(shè)備(包含其本身)。這里出現(xiàn)的2 個問題為觸發(fā)延遲 (delay) 和偏斜 (skew)。從主要設(shè)備發(fā)送到所有從屬設(shè)備時會發(fā)生觸發(fā)延遲，而每部從屬設(shè)備之間會發(fā)生扭曲；此現(xiàn)象雖無法避免，但是此種延遲與偏斜均可加以測量，并進行校正。

然而在測量延遲與偏斜時，所面對的挑戰(zhàn)分成兩個階段：

1. 自動測量主要設(shè)備和每一部從屬設(shè)備之間的觸發(fā)延遲，并進行補償。

2. 確保從屬設(shè)備之間的偏斜極小，以確保所有設(shè)備皆在同樣的頻率范圍內(nèi)收到觸發(fā)器。

將觸發(fā)信號發(fā)送到多部設(shè)備，需要將觸發(fā)信號傳送到取樣頻率的頻率范圍中，使觸發(fā)器能在正確的時間點上傳送到每一部設(shè)備。

在取樣頻率低于或等于 100 MS/s 時，偏斜會成為觸發(fā)器正確發(fā)送的主要障礙。舉例來說，若系統(tǒng)內(nèi)含10 部 200 MS/s 取樣率的設(shè)備，每部設(shè)備必須在 5ns 的時間范圍內(nèi)收到觸發(fā)。則此限制對于想要提供 100 MHz 以上頻率與同步的平臺造成明顯負擔。觸發(fā)信號必須以低于取樣頻率的頻率范圍發(fā)送，否則必須建立1 個未經(jīng)總線的方式來發(fā)送觸發(fā)器信號(如點對點聯(lián)機)。這種平臺的價格過高，并非使用主流。因此必須采用另外一個發(fā)送通道：讓觸發(fā)器信號使用低頻率范圍，以穩(wěn)定地發(fā)送，并且傳送到高速取樣頻率范圍。理想的選擇之一，即為同步化觸發(fā)器信號的發(fā)送與 10 MHz 的參考頻率。但是，當取樣頻率并非10 MHz 參考頻率的整倍數(shù)時，就無法確保2 組適配卡能于同一個取樣頻率周期中收到觸發(fā)器信號。為了說明這一點，假設(shè)2 部設(shè)備擁有圖 9 所示之簡單回路4，供觸發(fā)器從 10 MHz 參考頻率范圍傳送到取樣頻率范圍。

圖 9. 10 MHz 觸發(fā)器自參考頻率范圍傳送至取樣頻率范圍

即使設(shè)備的取樣頻率相同，以下的頻率圖表顯示在2 部裝置中，無法于相同取樣頻率周期中看到觸發(fā)的原因。

圖 10. 亞穩(wěn)定 (Metastability) 在觸發(fā)器上的效果

第一次觸發(fā)器的輸出(cTrig) 可能發(fā)生在過于接近取樣頻率升高邊緣的地方，導致mTrig 變成亞穩(wěn)定(metastable) 狀態(tài)。當穩(wěn)定狀態(tài)安定下來時，在不同的設(shè)備上可能有不同的處理方式，導致將同一個觸發(fā)器信號視為發(fā)生在不同時間的2 個事件。

八、SMC模塊儀器與TClk

2003 年時，NI 以同步化與內(nèi)存核心(Synchronization and Memory Core，SMC) 為基礎(chǔ)，推出第一代PXI 示波器、任意波形發(fā)生器，與數(shù)字信號發(fā)生器/分析儀。SMC 中使用的關(guān)鍵技術(shù)之一，就是供頻率與同步應用的T-Clock (TClk) 技術(shù)。

TClk

NI 開發(fā)1 種同步化的方法，當布署另外的信號頻率范圍時，可啟用取樣頻率校準，與觸發(fā)的發(fā)送和接收。Tclk 技術(shù)的目標包含2 方面：

• TClk 可針對已相位鎖定10 MHz 參考頻率，但卻未校準的取樣頻率進行校準。
• TClk 可正確觸發(fā)同步化后的設(shè)備。

TClk 同步化即具彈性，而且范圍廣闊；可應用于下列環(huán)境中：

• 使用NI PXI-6653 Slot 2 系統(tǒng)頻率與控制模塊，從單一PXI 機架延伸至多部PXI 機架的同步化，以配合大型通道之用。
• 同質(zhì)予異質(zhì)同步化──使用外部或內(nèi)部取樣頻率，以相同或不同取樣率運作的設(shè)備。
• TClk 同步化可以運用在模式一與模式二中，如上文所描述。

圖 11. 使用 NI PXI-6653 系統(tǒng)頻率與控制模塊進行多機架同步化；由主控機架發(fā)送 10 MHz 參考頻率至所有的從屬機架。NI MXI-4 可控制所有的從屬機架。

TClk 同步化的目的，是讓設(shè)備能夠同時對觸發(fā)器響應。“同時”指在同取樣時段中，而且盡可能校準其取樣頻率。達成 TClk 同步化的方式，是讓每一部設(shè)備根據(jù)取樣頻率產(chǎn)生一個觸發(fā)頻率 (TClk)。觸發(fā)器與 Tclk 脈沖進行同步化。從外部來源接收的觸發(fā)器，或是在內(nèi)部自行產(chǎn)生的設(shè)備，將于 TClk 的負緣 (falling edge) 上傳送信號至所有設(shè)備(包含本身)。TClk 頻率低于取樣頻率與 PXI 的 10 MHz 參考頻率，以配合 NI PXI-1045 的18 槽機架(從插槽 1 至插槽 18 之間的傳播延遲，可能會延長至數(shù)個毫微秒)。如果應用程序呼叫多部機架時，傳播延遲高于一般正常機架間的延遲，則可設(shè)定 TClk 頻率。

此時即出現(xiàn)“實時”數(shù)據(jù)采集的問題；如果符合觸發(fā)器條件，而且必須觸發(fā) 10 部示波器，那么由于觸發(fā)器對 TClk 的同步化操作，潛在的問題就會浮現(xiàn)。處理這個問題的方法，是使用設(shè)備樣本內(nèi)存緩沖區(qū)中的觸發(fā)前樣本與觸發(fā)后樣本。所有的 TClk 設(shè)備，均能接受因觸發(fā)器對 TClk 進行同步化而造成的時間延遲。舉例來說，將10 部示波器設(shè)定為同時采集 10,000 個樣本。取樣率為 200 MS/s (取樣時間5 ns)，而引用之 TClk 頻率則設(shè)定為 5 MHz (取樣時間200 ns)。這表示因 TClk 對觸發(fā)器同步化所導致的采集延遲，可能高達 40 個樣本。TClk 設(shè)備的設(shè)計會自動填補內(nèi)存緩沖區(qū)，以補償觸發(fā)事件和開始采集之間的延遲，而 NI-TClk 驅(qū)動程序軟件會自動調(diào)整所有示波器上的時間標記，以反應開始采集與觸發(fā)事件之間的時間關(guān)系。

使用內(nèi)部(PXI)參考頻率，或使用者參考頻率進行TClk運作的概述

所有設(shè)備以下列的方式進行同步化。請參閱圖 12 的計時圖表，了解取樣頻率的校準；圖 13 則說明觸發(fā)器的發(fā)送與接收。

1. 每部設(shè)備都設(shè)定1 個取樣頻率，并且設(shè)定為接收TClk觸發(fā)器。

2. NI-TClk 軟件根據(jù)取樣頻率與設(shè)備數(shù)目，來自動計算TClk 頻率，每部設(shè)備皆產(chǎn)生TClk (自該設(shè)備的取樣頻率而來)。

3. PXI 10 MHz 參考頻率(在PCI 環(huán)境中，則使用某一個設(shè)備的內(nèi)建參考頻率) 發(fā)送至所有設(shè)備，鎖定所有設(shè)備的取樣頻率相位。

4. 每一部設(shè)備的取樣頻率相位皆鎖定于10 MHz 參考頻率，但是在這個階段中，并不一定和彼此同相(in phase)。

5. 一個稱為同步脈沖頻率(Sync Pulse Clock) 的時間信號，將通過PXI 觸發(fā)器總線(在PCI 適配卡上則通過RTSI 總線)，發(fā)送給所有頻率類似參考頻率的設(shè)備。10 MHz 參考頻率在此除了是參考頻率之外，也扮演同步脈沖頻率的角色。

6. 當PXI 觸發(fā)器總線(在PCI 適配卡上則為RTSI 總線) 上的同步脈沖頻率(10 MHz 參考頻率) 夠高時，即從其中一部設(shè)備產(chǎn)生同步脈沖。

7. 在收到同步脈沖時，每設(shè)備經(jīng)過初始化，以尋找同步脈沖頻率的第一個正緣(rising edge)。

8. 在偵測到同步脈沖頻率的第一個正緣時，每部設(shè)備均程序設(shè)計為測量此正緣和TClk 設(shè)備第一個正緣之間的時間。所有設(shè)備均會測量這2 道正緣之間的時間。

9.所有設(shè)備上的TClk 測量結(jié)果，將比較另一個TClk 參考測量(NI-TClk 驅(qū)動程序會自動選擇其中一部設(shè)備)，而且所有設(shè)備的取樣頻率與TClk，均藉由調(diào)整所有設(shè)備上的相位DAC 輸出，以自動進行校準。

10. 在校準所有設(shè)備的取樣頻率之后，觸發(fā)器信號即從指定的主要設(shè)備，通過TClk 發(fā)送至其他所有設(shè)備。觸發(fā)器信號隨著主要設(shè)備的TClk 負緣發(fā)送，所有的設(shè)備都被設(shè)定于TClk 的下一個正緣時，啟動信號產(chǎn)生或采集。這個信號也通過PXI 觸發(fā)器總線(PCI 適配卡則通過RTSI 總線) 來發(fā)送。請參閱圖13。

T-Clock 同步化有2 項屬性可影響此方法：

• 同步脈沖的發(fā)送對于TClk 同步化而言極為重要。同步脈沖必須到達每一部設(shè)備，讓每一部設(shè)備在進行TClk 測量時，都尋找同步脈沖頻率的同一段正緣。偏斜(skew) 不能超過同步脈沖頻率的期間。只要同步脈沖頻率期間為100 ns，這個問題很容易就可以解決。TClk 同步化可輕易地從在一部機架內(nèi)擴充到數(shù)10 部機架，因為每呎50 奧姆纜線的標準延遲是2 ns。

• 取樣頻率校準的正確性與同步脈沖頻率(參考頻率) 的偏斜息息相關(guān)。參閱圖12，則可看到2 部設(shè)備接收到的參考頻率均產(chǎn)生偏斜。假設(shè)已校準2 部設(shè)備的TClk 測量的同步脈沖頻率；2 個TClk 測量之間的差異用于移動取樣頻率，使之進行校準。同時在下一節(jié)中我們也可以看到，利用目前的技術(shù)，可以達到2 個層次的效能：實時效能與校正效能。

圖 12. 使用 TClk 校準取樣頻率的時間圖表。

圖 13. 使用 TClk 進行觸發(fā)器發(fā)送的時間圖表

概論：以用戶提供之外部取樣頻率進行TClk 作業(yè)

在這個圖表中，TClk 同步化不會校準各設(shè)備上的取樣頻率，因為是略過 PLL 回路，從外部提供取樣頻率。TClk 同步化確保啟動/停止觸發(fā)器的發(fā)送，使每一部設(shè)備都在同樣的取樣頻率邊緣開始及停止采集/產(chǎn)生信號。TClk 達成這項操作的方式是采用和以上所介紹的、從取樣頻率取得 TClk 以發(fā)送觸發(fā)器信號的相同方法。

在這里，正確的取樣頻率校準工作由你供應的取樣頻率來負責。為了確保最佳的效能，在取樣率高于 100 MS/s 時，應該使用同長度的纜線，從頻率來源連接至系統(tǒng)中的每一部設(shè)備，提供低抖動取樣頻率(小于 1 psrms)。

參閱圖13，可了解觸發(fā)器發(fā)送與接收的情形。

1. 每一部設(shè)備皆設(shè)定為接收TClk 觸發(fā)器與外部取樣頻率。

2. NI-TClk 自動根據(jù)取樣頻率與設(shè)備數(shù)量計算TClk 頻率。然后，各設(shè)備根據(jù)設(shè)備的取樣頻率產(chǎn)生TClk。

3. 觸發(fā)器信號使用TClk，從指定的主要設(shè)備發(fā)送至其他所有的設(shè)備；觸發(fā)器信號隨著主要設(shè)備的TClk 負緣發(fā)送，所有的設(shè)備都設(shè)定于TClk 的下一個正緣時啟動信號產(chǎn)生或采集。此信號也通過PXI 觸發(fā)器總線(PCI 適配卡則通過RTSI 總線) 來發(fā)送。請參閱圖 13。

九、TClk技術(shù)的性能

實時性能

多部設(shè)備若要獲得穩(wěn)定的同步化，可以將設(shè)備加入PXI 機架中，再使用NI-TClk 軟件來執(zhí)行這些設(shè)備(請參閱圖14 的說明)。關(guān)鍵的軟件組件包括3 個VI/函式，而使用者必須設(shè)定其參數(shù)。

圖 14. 在多部任意波形發(fā)生器和示波器之間，使用 TClk 同步化的 LabVIEW 程序區(qū)──NI TClk 提供的3 個 VI/函式將設(shè)備同步化

在NI PXI-1042 機架中，TClk 同步化可于各設(shè)備間偏移低于1ns 的情況下，使各設(shè)備同步化。標準的偏移范圍在200 ps 至500 ps 之間。各設(shè)備之間的信道對信道抖動(jitter)，將受到設(shè)備的內(nèi)蘊系統(tǒng)抖動影響。舉例來說，NI PXI-5421 為100 MS/s 取樣率，16位分辨率的AWG 系統(tǒng)總抖動量為2 psrms。由TClk 同步化的NI PXI-5421 設(shè)備，該信道對信道抖動通常低于5 psrms。使用NI PXI-5122 的100 MS/s 取樣率、14位分辨率示波器時，其信道對信道抖動常低于10 psrms。

圖 15. 2 部示波器進行 TClk 同步化的實時效能

圖15 中的LabVIEW 人機接口，正測量安裝于NI PXI-1042 機架中的2 組NI PXI-5122 之間偏移量。在這個測量設(shè)定中，偏移量約為523 ps。每示波器皆設(shè)定為以100 MS/s 取樣率，對同樣5 MHz 的方波進行取樣。信號使用同樣長度的纜線，分開輸入各示波器中。信道對信道抖動大約是6 psrms。數(shù)據(jù)是由方波的49,998 個過零(zero crossing) 所編譯出來的。直方圖中的高斯分布，反應出抖動是由隨機噪聲產(chǎn)生的，而不是系統(tǒng)中的固定噪聲源。

圖 16：以 TClk 同步化的 NI PXI-5421 任意波形發(fā)生器信道對信道抖動測量

圖16 是對2 部以TClk 同步化的NI PXI-5421 任意波形發(fā)生器，所進行的信道對信道抖動測量。2 部設(shè)備都設(shè)定為以100 MS/s 取樣率產(chǎn)生1 個10 MHz 方波。此為Tektronix 高效能抖動測量通信信號分析儀(CSA) 8200平臺上，以80E04 TDR 模塊所進行的測量。圖16 中的直方圖數(shù)據(jù)反應出信道對信道抖動低于3 psrms。直方圖所回報的數(shù)據(jù)并非信道之間的偏斜；而是從方波的過零觸發(fā)，到受測量方波的下一個正緣之間的延遲(亦即1 個通道用于觸發(fā)第2 個通道的過零測量)。直方圖呈現(xiàn)測量結(jié)果，并反應出信道對信道抖動的情形。

校正TClk同步化

正如先前所提到的，標準的偏斜范圍可能在 200 ps 至 500 ps 之間。這個偏斜范圍可能無法滿足部份應用程序的要求，因為此測量要求通道間必須要有更高的相位準確度。在這種情況下必須進行手動校正。手動校正可以將設(shè)備間的偏斜降至 30 ps 以下。圖17 的 LabVIEW 人機界面顯示 NI PXI-5122，100 MS/s 取樣率示波器，與NI PXI-5124，200 MS/s 取樣率示波器之間的偏斜?？砂l(fā)現(xiàn)偏斜是大約是 15 ps，信道與信道間的抖動大約是 12 psrms。數(shù)據(jù)是由方波的 10,000 個過零點編譯而得。

圖 17. 經(jīng)校正的 2 部示波器TClk 同步化──100 MS/s 取樣率的NI PXI-5122，與 200 MS/s 取樣率的 NI PXI-5124──典型的偏斜大約是15 psrms，信道與信道間抖動大約是12 psrms。

圖 18. 手動校正 TClk 同步化的 NI PXI-5421 任意波形發(fā)生器 10 MHz 方波負緣放大圖──偏斜大約是 20 ps。

圖18 為使用CSA 8200 進行手動校正TClk 同步化的2 部NI PXI-5421 任意波形發(fā)生器，中間所產(chǎn)生的偏斜。注意：偏斜約為20 ps。2 部設(shè)備產(chǎn)生的波形是一道10 MHz 方波。

手動校正包含使用 PLL 回路(參考圖8) 中的相位調(diào)整 DAC，以調(diào)整各設(shè)備的取樣頻率。舉例來說，在將2 部任意波形發(fā)生器進行同步化時，同步化之輸出可通過高速示波器加以檢視，而 AWG 的取樣頻率也可使用相位調(diào)整 DAC 移到其它設(shè)備。通過這個手動過程，多部任意波形發(fā)生器之間的偏斜，可從數(shù)百個兆分之一秒(picosecond) 減少到 30 ps 以下。

在對2 部示波器進行同步化時，會使用同樣長度的纜線，將1 個低相位噪聲信號輸入每示波器中。偏斜可以用軟件來測量，示波器的取樣頻率也可根據(jù)其他示波器的相對關(guān)系進行調(diào)整。同樣的方法亦用于數(shù)字波形發(fā)生器/分析儀的同步化。

可用高分辨率調(diào)整取樣頻率。在 100 MS/s 取樣率的設(shè)備上(如 NI PXI-5122、NI PXI-5421，與 NI PXI-6552)，取樣頻率的延遲調(diào)整分辨率為 10 ps，可調(diào)整為±1 個取樣頻率期間 (10 ns)。在 200 MS/s 取樣率的設(shè)備上(如 NI PXI-5422 與 NI PXI-5124)，調(diào)整分辨率為 5 ps，則可調(diào)整為 ±1 個取樣頻率期間 (5 ns)。因此，設(shè)備之間的偏斜可進行精確手動校正。