信號完整性系列之十八——帶有預(yù)加重和均衡的高速信號測

在速率達到Gbps高速設(shè)計中，最常見的問題通常會是眼圖不好、抖動過大等等。如圖1所示，接收端芯片管腳處眼圖很差，抖動成分很復(fù)雜。對于這樣的問 題，如果我們使用力科示波器配有的獨特的抖動分解功能對抖動進行分解分析可以清楚的看到主要的抖動來自于330khz頻點和125MHZ的諧波（如 250MHZ、560MHZ左右）的頻點，根據(jù)這些頻點，我們可以更快捷更容易的發(fā)現(xiàn)此系統(tǒng)的問題主要可能是因為電源部分和125MZH時鐘電路設(shè)計得不 夠完善，這樣我們就可以有針對性的去改善這些電路。

當(dāng)信號速率進一步提升后，僅改善設(shè)計電路可能并不能夠完全改善信號眼圖，此時發(fā)送端芯片一般會具備預(yù)加重調(diào)節(jié)功能，但是需要設(shè)計工程師去調(diào)節(jié)預(yù)加重為最優(yōu) 值以確保接收端信號眼圖最優(yōu)化。如圖2所示，未加預(yù)加重/去加重時候，發(fā)送端眼圖很好，但是接收端眼圖很差；增加預(yù)加重后，接收端眼圖得到有效的改善。由 于芯片廠商一般會提供多種預(yù)加重的程度和幅度的調(diào)節(jié)，所以工程師們通常需要設(shè)法選擇最優(yōu)的，一般方法都是通過測試接收端的信號，每調(diào)節(jié)一次預(yù)加重，測試一 次接收端信號眼圖，需要經(jīng)過很多次測試對比才能找到最優(yōu)值，通常效率會比較低。

當(dāng)信號速率更高時，通常達到5Gbps以上時，僅靠調(diào)試電路、調(diào)節(jié)發(fā)送端芯片預(yù)加重都難以改善接收端信號的眼圖，如圖3所示，發(fā)送端確實已經(jīng)增加了預(yù)加 重，但是接收端眼圖仍舊閉合了，對于閉合的眼圖就無法對其進行分析，而奇怪的是即使眼圖如此糟糕，但是系統(tǒng)卻仍舊工作良好，那么這是為什么呢——因為芯片 接收端采用了均衡技術(shù)，雖然在接收端管腳處測得的眼圖已經(jīng)趨于閉合，但是均衡后的眼圖通常會得到很好的改善。如圖3右側(cè)下方均衡后的眼圖已經(jīng)很好了，但是 從圖中可看出均衡后的點是在芯片內(nèi)部，示波器可能不能夠直接測試到均衡后的信號，而我們真正需要分析的其實是均衡后的眼圖。那么大家應(yīng)該會問，這樣的話示 波器在接收端已經(jīng)測不到均衡后的信號，那么示波器還有什么用呢，在接收端芯片管腳處測試分析信號還有意義嗎？力科眼圖醫(yī)生EyedoctorII軟件可以 為您解決這些問題。

圖3 帶有預(yù)加重和均衡的高速信號測試

二、典型的高速信號設(shè)計的主要步驟

由于當(dāng)前工藝水平越來越高，信號速率高于5Gbps的信號標(biāo)準(zhǔn)已經(jīng)越來越多，如PCIE2.0達到5Gbps，8Gbps的PCIE3.0標(biāo)準(zhǔn)也可能很快 就會推出；USB3.0達到5Gbps，SATAIII達到6Gbps等等。信號速率的進一步提高對電路設(shè)計工程師也提出了更多嚴(yán)格的要求；

一個典型的硬件系統(tǒng)設(shè)計流程大概包括五個步驟：即總體方案設(shè)計：主要完成系統(tǒng)的功能框圖、原理圖設(shè)計：主要完成系統(tǒng)內(nèi)各功能模塊的詳細(xì)電氣連接圖、 PCB設(shè)計：主要完成系統(tǒng)內(nèi)各功能模塊的電氣連接圖、加工PCB版圖為尚無元器件的實際單板、最后焊接好元器件進行功能信號等的調(diào)試和測試，如圖4所示。

在過去低速系統(tǒng)中，通常只在硬件系統(tǒng)設(shè)計流程的最后一步進行測試驗證來保證達到基本功能要求。而對于高速系統(tǒng)來說，要求會大大不同，第一個不同是需要在設(shè) 計的更早階段就要進行信號質(zhì)量的分析，通常在硬件系統(tǒng)設(shè)計流程的第三步即已經(jīng)完成PCB版圖設(shè)計但尚未投板之前就進行嚴(yán)格的信號完整性分析；第二個不同是 不僅僅是需要滿足功能測試的要求，而且是每個高速信號在滿足要求之外還需要較大的余量，以確保高速信號乃至整個系統(tǒng)的高可靠性。對于5Gbps以上的信 號，還有個不同是有些標(biāo)準(zhǔn)中已經(jīng)明確提出需要對接收端的進行容限測試，如USB3.0，而以往接收端測試只是選項測試。

三、典型的高速背板系統(tǒng)及其主要設(shè)計調(diào)試流程

下面我們以一個高速背板系統(tǒng)為例來說明下高速系統(tǒng)的設(shè)計流程。如圖5所示為一個典型的由兩個線卡加上一塊高速背板構(gòu)成的高速信號傳輸系統(tǒng)。我們看到，圖最 下方的為帶有高速接插件的背板，通過接插件在左右各有兩個線卡(line card)插在背板上，左邊的線卡上有高速信號發(fā)送芯片，右邊的線卡上有高速信號接收芯片，如圖中紅色線所示，高速信號從左邊子卡上的發(fā)送端芯片發(fā)出，經(jīng) 過線卡上的傳輸線、接插件、背板上的走線、接插件、線卡上的傳輸線到達芯片接收端。子卡上的高速信號走線通常比較短，對信號的影響很小；背板上的走線都比 較長，對信號影響最大，背板面積通常都比較大，生產(chǎn)成本也比較高，所以對于這樣一個系統(tǒng)來說，背板設(shè)計的成敗將至關(guān)重要；這樣一個系統(tǒng)設(shè)計的主要挑戰(zhàn)在于 如何有效的解決背板傳輸線對信號質(zhì)量的影響（如阻抗不連續(xù)帶來的反射問題、走線過長帶來的信號幅度過度衰減問題、高速信號的ISI問題、板間連接處的阻抗 連續(xù)性問題）。當(dāng)然選擇好芯片、接插件、PCB板材等也是很重要的因素。此類問題都可以通過仿真方法與測試方法相結(jié)合來更好的解決。

將上頁的高速背板系統(tǒng)作一個等效的模型，如圖6所示，由于線卡上走線較短，所以我們把發(fā)送端和接收端線卡簡化，以發(fā)送端Transmitter和接收端 Receiver表示，通常發(fā)送端帶有預(yù)加重，接收端帶有均衡；背板上的長傳輸線主要用于傳輸信號，通常稱為信道，即傳輸信號的通道，在SI類的文獻中也 稱為互連，可以用S參數(shù)模型來等效其信道的響應(yīng)。S參數(shù)模型可以通過VNA測試或者電磁場、CAD等仿真軟件仿真得到。

對于當(dāng)今的高速系統(tǒng)設(shè)計來說，需要在更多的設(shè)計環(huán)節(jié)進行信號質(zhì)量控制，對于上述的典型高速背板系統(tǒng)來說，一般有如下三個環(huán)節(jié)：(1)子卡、背板的PCB版 圖已經(jīng)完成（子卡指發(fā)送端子卡和接收端子卡）；(2)子卡已經(jīng)加工完成，背板的PCB版圖已經(jīng)完成但是尚未加工；(3)子卡和背板的PCB版圖已經(jīng)完成；

對于第一個環(huán)節(jié)，即子卡、背板的PCB版圖已經(jīng)完成，則主要是通過軟件仿真的方法。如使用HSPICE軟件將發(fā)送端和接收端芯片的HSPICE模型和背板 的S參數(shù)模型整合到一起進行通道仿真。此一環(huán)節(jié)進行分析的優(yōu)點是目前只有電路設(shè)計圖紙，還未做成實物，如果此階段發(fā)現(xiàn)問題，則可以方便的修改調(diào)整設(shè)計，不 會造成大量成本損失；而且必將大大縮短產(chǎn)品研發(fā)周期，節(jié)省時間；缺點是需要芯片廠家提供精確的HSPICE模型（有時候得到這樣的精確模型比較困難）；仿 真軟件所使用的信號源為理想信號源，未考慮子卡上的實際情況如串?dāng)_、反射等等，而且目前的高速仿真軟件仿真速度比較慢，會大大影響調(diào)試效率。