基于FPGA的雙路低頻信號(hào)發(fā)生及分析儀

　　l 引言

　　頻率合成技術(shù)的應(yīng)用，對(duì)通信、數(shù)字電視、衛(wèi)星定位、航空航天、雷達(dá)、電子對(duì)抗技術(shù)的發(fā)展起到了至關(guān)重要的作用。而作為波形發(fā)生器的核心的頻率合成技術(shù)，其原理是把一個(gè)或多個(gè)高精度、高穩(wěn)定性的參考頻率，經(jīng)過(guò)各種信號(hào)處理技術(shù)，生成同樣精度和穩(wěn)定性的各種離散頻率。雖然各個(gè)芯片廠推出了先進(jìn)的高性能、多功能DDS集成芯片，但在某些情況下，這些DDS集成芯片的控制方式、頻率和轉(zhuǎn)化率不符合系統(tǒng)要求。如果使用高性能的FPGA器件來(lái)代替DDS集成電路，便可以滿足設(shè)計(jì)要求。

　　本文設(shè)計(jì)了一種低頻信號(hào)發(fā)生及分析系統(tǒng)。本系統(tǒng)以高速可編程邏輯門陣列FPGA為核心技術(shù)，由FPGA通過(guò)p核產(chǎn)生雙路低頻信號(hào)，參數(shù)由按鍵輸入。產(chǎn)生的雙路信號(hào)經(jīng)過(guò)加法電路的疊加，由FPGA對(duì)信號(hào)進(jìn)行快速傅里葉變換得到頻域信號(hào)，最后通過(guò)示波器觀察頻域信號(hào)，通過(guò)門限法得到該信號(hào)的頻率和幅度等參數(shù)并在LCD上顯示。該系統(tǒng)具有體積小、攜帶方便、操作簡(jiǎn)便、易于連接，采樣率、數(shù)據(jù)傳輸速率高，動(dòng)態(tài)范圍大（12位A/D采樣率）等特點(diǎn)，使用自制的線性電源，非常方便低頻信號(hào)生成和分析。

　　2 系統(tǒng)組成與工作原理

　　系統(tǒng)由FPGA核心板、D/A轉(zhuǎn)換電路、加法器電路、A/D轉(zhuǎn)換電路、直流穩(wěn)壓電源、鍵盤和顯示等部分組成。

　　系統(tǒng)總體框圖如圖1所示。

　　雙路低頻信號(hào)由一塊FPGA產(chǎn)生，通過(guò)按鍵控制頻率、幅度等參數(shù)，參數(shù)實(shí)時(shí)顯示在數(shù)碼管上，2路信號(hào)送入加法器進(jìn)行求和，然后經(jīng)過(guò)A/D采樣給另一塊FPGA,并對(duì)信號(hào)進(jìn)行快速傅里葉變換處理后提取出頻域信號(hào)，頻譜圖可以通過(guò)示波器觀察，最后分別顯示疊加前兩路正弦信號(hào)的頻率和幅度。

　　3硬件電路板設(shè)計(jì)

　　3.1 FPGA核心板設(shè)計(jì)

　　FPGA核心板擔(dān)負(fù)著數(shù)據(jù)發(fā)送和分析的任務(wù)，是本系統(tǒng)最為關(guān)鍵的部分。FPGA核心板采用的是Xilinx公司Spartan3系列的XC3S400一PQ208型40萬(wàn)門芯片，其配置芯片為Xilinx公司的專用配置PROM芯片XCF02S,以實(shí)現(xiàn)加電自動(dòng)配置。核心板采用5 V輸入，板上有兩塊LM317電源芯片分別輸出3.3 V和2.5 V電壓。板上采用40 MHz有源晶振，能夠滿足高速設(shè)計(jì)要求。核心板140支I/0口全部引出，非常便于與外圍器件的連接及系統(tǒng)的擴(kuò)展。最小系統(tǒng)框圖如圖2所示。

　　3.2 D/A轉(zhuǎn)換電路設(shè)計(jì)D/A部分采用14位模數(shù)轉(zhuǎn)換芯片AD9764AR,雙差分電流輸出，差分操作不僅有助于消除與IOUTA和IOUTB相關(guān)的共模誤差源，比如噪聲、失真和直流偏置，而且為負(fù)載提供了兩倍信號(hào)功率。電路如圖3所示。

　　3.3加法器電路設(shè)計(jì)采用AD81IAN芯片求和電路如圖4所示。

　　放大器的典型運(yùn)算電路，兩路信號(hào)求和輸出。

　　根據(jù)計(jì)算公式：

　　3.4 A/D轉(zhuǎn)換電路設(shè)計(jì)

　　設(shè)計(jì)中采用ADI公司生產(chǎn)的快速A/D轉(zhuǎn)換芯片AD9224.AD9224為28腳SOIC和SSOP封裝的模/數(shù)轉(zhuǎn)換器；內(nèi)部采用閃爍式A/D及多級(jí)流水線式結(jié)構(gòu)，因而不失碼，使用方便、準(zhǔn)確度高；在單一+5V電源下，它的功耗，僅有376 mw,信噪比與失真度為士0.7 dB,完全滿足設(shè)計(jì)要求。AD9224應(yīng)用電路如圖5所示。

　　4軟件設(shè)計(jì)

　　4.1軟件總體設(shè)計(jì)

　　軟件部分主要包括信號(hào)產(chǎn)生模塊、人機(jī)交互模塊、頻譜分析模塊。整個(gè)系統(tǒng)的詳細(xì)設(shè)計(jì)流程如圖6所示。負(fù)責(zé)產(chǎn)生信號(hào)的FPGA通過(guò)掃描按鍵得到參數(shù)，送給數(shù)碼管顯示，并調(diào)用IP核產(chǎn)生各種波形n].輸出信號(hào)的形狀通過(guò)撥碼開關(guān)控制負(fù)責(zé)信號(hào)分析的FPGA調(diào)用FFT核將頻譜信號(hào)輸出，并從頻譜信號(hào)中將信號(hào)的頻率和幅度參數(shù)顯示出來(lái)。