力科示波器基礎(chǔ)應(yīng)用系列之九--- 電源噪聲測(cè)量

電源噪聲與PDN
在通信、計(jì)算機(jī)產(chǎn)品中，不論是CPU、GPU、FPGA、DDR3，其芯片內(nèi)部都有成千上萬(wàn)的晶體管，芯片內(nèi)不同功能的電路有不同電源，比如核心電路的電源VCore、輸入輸出緩沖（IO Buffer）的電源、內(nèi)部時(shí)鐘或PLL的電源等等，這些電源都來(lái)自于單板的上直流穩(wěn)壓電源模塊。

下圖1為某芯片的電源分布網(wǎng)絡(luò)（Power Distribution Network，簡(jiǎn)稱PDN）示意圖，芯片的供電環(huán)路從穩(wěn)壓模塊VRM（Voltage Regulator Module）開始，經(jīng)過PCB上電源地網(wǎng)絡(luò)、芯片的ball引腳、芯片封裝的電源地網(wǎng)絡(luò)，最后到達(dá)IC上的硅片。

當(dāng)芯片上各種功能電路同時(shí)工作時(shí)，穩(wěn)壓電源模塊VRM無(wú)法實(shí)時(shí)響應(yīng)負(fù)載對(duì)于電流需求的快速變化，芯片上的電源電壓發(fā)生跌落，從而產(chǎn)生電源噪聲，為了保證輸出電壓的穩(wěn)定，需要在封裝、PCB上使用去耦電容和合理的電源平面與地平面對(duì)。從目前電源完整性分析的角度看，業(yè)內(nèi)普遍認(rèn)為在PCB上可以處理到幾百兆赫茲PI問題，更高頻率的電源完整性問題需要在芯片和封裝設(shè)計(jì)時(shí)解決。原因在于：

? 在板級(jí)PI設(shè)計(jì)時(shí)，需使用容值較小、等效串聯(lián)電感（ESL）較小的陶瓷電容來(lái)去耦，比如0603封裝的0.1uf、10nf電容，但是電容的PWR/GND布線、過孔帶來(lái)的寄生電感會(huì)增大電感，使去耦電容的有效工作頻率降低，很難超越幾百M(fèi)Hz；

? 即使板級(jí)PI設(shè)計(jì)能解決GHZ的PI問題，電源的電流還需經(jīng)過芯片焊接到PCB的ball、封裝上的電源/地平面，到達(dá)用電的晶體管還有較長(zhǎng)的距離，效果不大。PI設(shè)計(jì)時(shí)把高于幾百M(fèi)Hz的去耦放到了芯片和封裝上，PCB上解決kHz – 幾百M(fèi)Hz的去耦問題。

因此，對(duì)于板級(jí)的電源噪聲測(cè)試，使用帶寬500M以上的示波器足夠了。由于篇幅有限，關(guān)于芯片級(jí)PI和板級(jí)PI設(shè)計(jì)、去耦電容選擇等，建議查閱電源完整性書籍。

電源噪聲（Power Noise）與電源紋波(Power Ripple)
電源噪聲與紋波是工程師經(jīng)常遇到且容易混淆的兩個(gè)概念，盡管是非常普及的測(cè)試項(xiàng)目，但是還沒有國(guó)際協(xié)會(huì)和標(biāo)準(zhǔn)組織定義如何測(cè)量DC電源的電源紋波和噪聲。如下圖2所示為直流電源輸出部位測(cè)量到的紋波和噪聲示意圖，藍(lán)色波形為紋波，紅色波形為噪聲，通常紋波的頻率為開關(guān)頻率的基波和諧波，而噪聲的頻率成分高于紋波，是由板上芯片高速I/O的開關(guān)切換產(chǎn)生的瞬態(tài)電流、供電網(wǎng)絡(luò)的寄生電感、電源平面和地平面之間的電磁場(chǎng)輻射等多種因素產(chǎn)生的。近年來(lái)，業(yè)界已逐漸統(tǒng)一認(rèn)識(shí)，認(rèn)為在PDN的source端(VRM)測(cè)量的是電源輸出的紋波，而在sink端（芯片）測(cè)量的是電源噪聲。

對(duì)于電源紋波的測(cè)量，業(yè)界常用示波器限制20M帶寬后，測(cè)量的DC電源輸出的波形峰峰值即為電源紋波。建議在以下幾種情況時(shí)測(cè)量電源紋波（帶寬限定為20MHz）：

? 電源芯片廠商的數(shù)據(jù)手冊(cè)規(guī)定時(shí)
? 測(cè)量AC-DC電源時(shí)，比如ATX電源的輸出
? 測(cè)量穩(wěn)壓電源模塊輸出時(shí)
? 測(cè)量直流參數(shù)時(shí)，或板上電路工作速率很低時(shí)

從PI的角度來(lái)看，無(wú)論是線性LDO電源、還是開關(guān)電源，都只能提供低頻段（kHz-MHz）的穩(wěn)定電源輸出，電源的高頻部分是依靠PCB、封裝以及芯片內(nèi)具有快速充電、放電功能的電容來(lái)實(shí)現(xiàn)的。當(dāng)板上芯片工作速率在幾十MHz以上時(shí)，必須測(cè)量電源噪聲，探測(cè)點(diǎn)盡量要靠近待測(cè)試芯片的電源引腳。

電源噪聲測(cè)量的幾大挑戰(zhàn)
由于低電壓電源的噪聲要求越來(lái)越嚴(yán)格，比如JEDEC規(guī)范中規(guī)定了DDR3的VREF的電源噪聲在+/-1%VDD以內(nèi)（如上圖2），1.5V x 1% = 15mV，即電源噪聲的峰峰值不大于30mV；而Xilinx的Virtex-7 FPGA要求電源供電在10kHz-80MHz范圍內(nèi)電壓變化峰峰值不超過10mV。測(cè)量這類噪聲較小的電源非常具有挑戰(zhàn)，而以下幾點(diǎn)會(huì)影響到電源噪聲測(cè)量的準(zhǔn)確性：

1. 示波器的底噪和量化誤差
2. 使用衰減因子大的探頭測(cè)量小電壓
3. 探頭的GND和信號(hào)兩個(gè)探測(cè)點(diǎn)的距離過大
4. 示波器通道的設(shè)置

下面將通過實(shí)測(cè)或理論分析，逐一介紹影響電源噪聲測(cè)量的幾種因素。

示波器的底噪和量化誤差
當(dāng)待測(cè)試信號(hào)比較微弱時(shí)，對(duì)示波器的底噪要求更高了，如果示波器的本底噪聲接近于待測(cè)試信號(hào)，就無(wú)法保證儀器的測(cè)試精度了。HDO4000相比常規(guī)的實(shí)時(shí)示波器，使用了更低噪聲的放大器，因此其底噪遠(yuǎn)低于其他示波器，此外，HDO4000使用了12位的ADC，比常規(guī)的8位ADC的示波器有更高的分辨率和更低的量化誤差。

另外，測(cè)量微弱信號(hào)時(shí)，為了避免量化誤差，盡量使用較小的垂直刻度，比如5mv和2mv，在這種刻度下，某些型號(hào)的示波器的偏置電壓只能在+/-1V以內(nèi)調(diào)節(jié)，無(wú)法直接測(cè)量高于1V的電源噪聲，而HDO4000示波器在5mV 時(shí)垂直偏置電壓可在+/-4V 內(nèi)調(diào)節(jié)，可以滿足多種低電壓電源的噪聲測(cè)量。

使用衰減因子大的探頭測(cè)量小電壓
工程師在測(cè)量電源噪聲時(shí)，經(jīng)常使用有源探頭或者無(wú)源探頭直接探測(cè)靠近待測(cè)試芯片的電源和地網(wǎng)絡(luò)，由于常規(guī)的無(wú)源探頭或有源探頭的衰減因子為10，和示波器連接后，垂直刻度的最小檔位為20mV，在不使用20M 低通濾波器時(shí)，示波器和探頭的本底噪聲峰峰值約為30mV。以DDR2 的1.8V 供電電壓為例，如果按5％來(lái)算，其允許的電源噪聲為90mV，探頭的噪聲已經(jīng)接近待測(cè)試信號(hào)的1/3，所以，用10 倍衰減的探頭是無(wú)法準(zhǔn)確測(cè)試1.8V/1.5V 等小電壓，需要使用1：1 的無(wú)源傳輸線探頭來(lái)測(cè)量此類低電壓電源的噪聲。

探頭的GND 和信號(hào)的距離過大
在電源噪聲測(cè)試時(shí)，探頭的GND 和信號(hào)兩個(gè)探測(cè)點(diǎn)的距離也非常重要，當(dāng)兩點(diǎn)相距較遠(yuǎn)時(shí)，待測(cè)試信號(hào)（即電源噪聲）的環(huán)路較大，由于探測(cè)點(diǎn)很靠近高速運(yùn)行的芯片，近場(chǎng)輻射較大，所以會(huì)有很多EMI 噪聲輻射到探頭的信號(hào)回路中（如圖4 所示），使得示波器測(cè)得的波形包括了其它信號(hào)分量，導(dǎo)致錯(cuò)誤的測(cè)試結(jié)果。所以要盡量減小探頭的信號(hào)與地的探測(cè)點(diǎn)間距，減小環(huán)路面積。