<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 高速串行總線——一致性測試方案

          高速串行總線——一致性測試方案

          作者: 時間:2017-01-12 來源:網(wǎng)絡(luò) 收藏

          使用差分探頭進(jìn)行信號探測

          真正的差分探頭具有低的損耗、良好的信號保真度。圖4描述了在接收端芯片處使用差分探頭測試的例子。

          圖4:在接收端使用差分探頭探測信號圖

          真正的差分測試不像偽差分測試,僅需要一個示波器通道,無需對波形使用數(shù)學(xué)運(yùn)算。這樣可以更好的利用示波器多通道、高采樣率的優(yōu)勢,同時測試更多的差分信號。有利于高速串行信號多通道測試。

          使用SMA真差分探頭

          對于一致性測試點(diǎn)定義在連接器或是夾具端面的串行標(biāo)準(zhǔn)而言,探頭輸入端是SMA接口的差分探頭是最理想的信號探測方法。探頭的兩個SMA輸入端提供了100歐姆的差分端接,并且提供用戶可調(diào)節(jié)的端接電壓,端接電壓可以根據(jù)不同的信號類型而選擇。如果信號發(fā)送端驅(qū)動100歐姆的負(fù)載,共模的連接器可以開路。圖5描述了在連接器端或夾具端使用真差分SMA 探頭的情況。

          圖5:使用SMA差分探頭連接在夾具上進(jìn)行信號探測

          測試夾具

          測試夾具對信號的影響會隨著信號速率上升而變大。因此對高速串行系統(tǒng)進(jìn)行一致性測試必須使用經(jīng)過認(rèn)證的合格的夾具??赡軐τ?Gbps的SATA信號而言,很多夾具的影響可以忽略不計,然而對于速率更快的PCIE和HDMI,夾具的影響非常的大,必須要重新設(shè)計現(xiàn)有的夾具系統(tǒng)。

          對于某些應(yīng)用,低成本的FR4板材已經(jīng)不在適用于第二代和第三代串行總線的設(shè)計了,因為FR4在高頻情況下表現(xiàn)出更多的損耗、反射和延時,進(jìn)而不得不采用更昂貴更好的介質(zhì)材料。

          測試碼型產(chǎn)生

          每一種串行標(biāo)準(zhǔn)都指定了作用在DUT一致性測試中的“黃金”測試碼型。這些指定的碼型是全面測試DUT以達(dá)到預(yù)期效果的關(guān)鍵。

          例如PCI Express,信號發(fā)送端和接收端產(chǎn)生自己的測試碼型。而其他的一些標(biāo)準(zhǔn)采用了更復(fù)雜的對信號處理的方式。

          如果需要外部產(chǎn)生測試碼型信號,那么測試儀器必須按照規(guī)范定義,產(chǎn)生頻率、幅度等完全一致的測試信號激勵DUT??删幊绦盘栐窗ǎ?p>●定時數(shù)據(jù)發(fā)生器提供標(biāo)準(zhǔn)的測試信號,例如TS1和TS2訓(xùn)練信號或偽隨機(jī)碼流(PRBS)

          ●任意波形發(fā)生其(AWG)提供任意的數(shù)據(jù)碼型以及真實環(huán)境中的各種干擾,如噪聲、抖動、延時等

          ●抖動產(chǎn)生源用與改變測試碼型數(shù)據(jù)的抖動以進(jìn)行壓力測試

          ●全新的多合一的信號發(fā)生器簡化了模擬波形、數(shù)據(jù)碼型產(chǎn)生,可以更加方便的調(diào)節(jié)信號源調(diào)制方案

          通過測試儀器之間的互聯(lián),如示波器、邏輯分析儀和主控機(jī)等,實現(xiàn)自動的測試,可以更加準(zhǔn)確的完成一致性測試。AWG可以通過Matlab可自定義的波形數(shù)據(jù),以及對示波器所捕獲數(shù)據(jù)的回放功能,可以加速測試的進(jìn)程。

          接收端靈敏度測試

          雖然接收端位于各種各樣傳輸路徑的末端,但也必須要滿足不同信號發(fā)射端、不同傳輸路徑的兼容性測試。為了保證兼容性,接收端芯片內(nèi)部,特別是CDR(時鐘恢復(fù))和解串行部分,在特定惡劣的場合下必須能夠正常的工作。CDR必須能對帶有抖動和噪聲的信號進(jìn)行時鐘的提取。同樣,解串行器必須按照規(guī)范要求容忍一定量的抖動、噪聲和通道間的時間延遲。

          測試過程

          改變幅度、斜率和過零點(diǎn)電壓,增加抖動和噪聲

          圖6:PCI Express接收端測試環(huán)境

          圖6描述了單通道PCI Express接收端測試的組成。根據(jù)不同的標(biāo)準(zhǔn),具體的測試參數(shù)、過程和容限值都有所不同,基本的測試方法描述如下:

          ●設(shè)置DUT進(jìn)入環(huán)回(loopback)模式,用邏輯分析儀、示波器、串行總線協(xié)議分析儀或誤幀檢測儀監(jiān)控數(shù)據(jù)發(fā)送端信號是否與測試碼 型一致。

          ●在數(shù)據(jù)流中插入“黃金”測試碼型

          ●改變幅度已確保接收端能準(zhǔn)確的識別1和0

          ●改變差分對的時間偏差用以檢驗?zāi)芊袢萑陶鎸嶋娐翻h(huán)境中的信號延時

          ●插入抖動確保CDR的PLL能夠跟蹤輸入信號



          關(guān)鍵詞: 高速串行總線一致性測

          評論


          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();