一文通解基于VLT技術(shù)的新型DRAM內(nèi)存單元

　　VLT內(nèi)存單元

　　Kilopasss的全新內(nèi)存單元基于一種垂直分布的閘流體(也被稱為半導(dǎo)體控制整流器，或SCR)。這種采取pnpn結(jié)構(gòu)的堆棧建構(gòu)于一個(gè)p-阱上，可帶走來自底部n型層的任何空洞。

　　圖6：VLT內(nèi)存單元：帶有寫入輔助的PMOS晶體管的閘流體

　　在淺溝槽隔離(STI)結(jié)構(gòu)中植入一個(gè)埋入式字符線，使底部的n層連接到一個(gè)字符。埋入式字符線與外部銅金屬M(fèi)1層字符線透過具有較大電阻的金屬鎢實(shí)現(xiàn)連接，因而可以制造比傳統(tǒng)DRAM更長的字符線。

　　由于感測機(jī)制并非采用電荷分配，使感測放大器可承受更長的位線。因此，這種技術(shù)可以支持高達(dá)2Kbit寬、4Kbit深或總共8M位的MAT——遠(yuǎn)大于傳統(tǒng)的DRAM MAT。采用更少片較大型MAT拼接成的內(nèi)存芯片較采用多片小尺寸MAT的花費(fèi)更低，因而可使VLT內(nèi)存的數(shù)組效率達(dá)到77%，相形之下，同樣采用2x-nm節(jié)點(diǎn)的傳統(tǒng)DRAM效率只有64%。

　　以VLT內(nèi)存單元打造LPDDR4內(nèi)存

　　MAT容量增大后，LPDDR4內(nèi)存組就可以用更少的MAT組成。單純按照位數(shù)計(jì)算，基于VLT技術(shù)的內(nèi)存組將包含64個(gè)MAT，相形之下，傳統(tǒng)DRAM的內(nèi)存組需要配置848個(gè)更小的MAT。不過，接下來的問題就是如何最有效配置這些MAT。

　　一種配置方式是每個(gè)MAT都帶有512個(gè)支持4K位線的感測放大器，這意味著每個(gè)感測放大器都有多任務(wù)器用于在8條位線中進(jìn)行選擇。其中，多任務(wù)器的選擇基于CAS地址;進(jìn)一步針對圖3的內(nèi)存數(shù)組進(jìn)行修改后，新的原理圖如下：

　　圖7：為VLT內(nèi)存添加位線多任務(wù)器

　　因此，對于每個(gè)被選定的分頁，每個(gè)MAT中只有八分之一的位線會(huì)被選擇，這與普通DRAM實(shí)現(xiàn)方式中所有位線都被選中的情況不同。但在傳統(tǒng)DRAM中并不可能實(shí)現(xiàn)這種更高效率的感測放大器使用方式，因?yàn)樗械奈痪€都必須被讀取，以實(shí)現(xiàn)回寫的目的。由于VLT讀取并不是破壞性的，因而無需回寫操作，且多個(gè)內(nèi)存單元可共享感測放大器。

　　另一個(gè)問題是如何在一個(gè)MAT實(shí)體數(shù)組中配置這些MAT?；赩LT MAT的靈活性，實(shí)體上配置這些MAT可以不必與邏輯上的配置完全吻合。只要妥善安排各總線的路徑，任何形式的配置都是可能的。舉例來說，一個(gè)內(nèi)存組可被配置為4×16個(gè)MAT數(shù)組，同時(shí)傳輸理論上與傳統(tǒng)LPDDR4相同的數(shù)據(jù)。

　　圖8說明傳統(tǒng)DRAM和VLT技術(shù)在內(nèi)存分頁選擇上有什么不同：傳統(tǒng)DRAM選擇一行中的所有MAT，而VLT則從中選擇了一個(gè)4×8的MAT區(qū)塊。

　　圖8：內(nèi)存分頁選擇，其中被選定的MAT是紅色的。傳統(tǒng)DRAM透過行來選擇分頁，而VLT DRAM則以單元區(qū)塊選擇分頁。

　　由VLT制造的LPDDR4，在外部操作上與傳統(tǒng)LPDDR4完全相同。內(nèi)部操作可能有所差異，例如不必再回寫和預(yù)充電，但這并不會(huì)影響DDR控制器;如果滿足了VLT的時(shí)序要求，其內(nèi)存的邏輯組織方式與傳統(tǒng)DDR完全一致。

　　免除刷新

　　VLT內(nèi)存單元最明顯的優(yōu)點(diǎn)之一就是不需要刷新。不過，刷新已經(jīng)成為DRAM作業(yè)的一部份了;無論內(nèi)存處于閑置狀態(tài)或是被接通，都必須進(jìn)行刷新操作，以避免數(shù)據(jù)丟失。

　　完整的DDR控制器狀態(tài)機(jī)說明了刷新對于運(yùn)作的影響，如圖9所示，所有紅色的狀態(tài)都與刷新或者基于刷新的分支相關(guān);而使用了VLT技術(shù)，這些狀態(tài)都是冗余的，而且能夠被消除。

　　圖9：傳統(tǒng)DRAM建置的LPDDR4狀態(tài)原理圖，與刷新有關(guān)的狀態(tài)以及與基于刷新的有關(guān)分支狀態(tài)都被標(biāo)注為紅色，標(biāo)注為灰色的狀態(tài)則與接口相關(guān)。

　　圖10則是一種簡化的狀態(tài)機(jī)，其中與刷新有關(guān)的狀態(tài)都已經(jīng)移除了。在設(shè)計(jì)基于VLT的內(nèi)存時(shí)，設(shè)計(jì)者可以選擇現(xiàn)有的DDR控制器，因應(yīng)那些不需要的狀態(tài)加以調(diào)整;也可以設(shè)計(jì)優(yōu)化的DDR控制器，省去所有與刷新相關(guān)的電路——這種方法將占用更小的芯片面積，以及降低功耗。無論選擇哪一種控制器，都不會(huì)影響其他系統(tǒng)與內(nèi)存芯片的互動(dòng)。

　　圖10：移除與刷新相關(guān)狀態(tài)后的LPDDR4狀態(tài)原理圖

　　結(jié)語

　　VLT內(nèi)存單元可以打造一種比普通DRAM內(nèi)存單元成本更少、功耗更低的內(nèi)存，目前VLT內(nèi)存芯片已能與現(xiàn)有的LPDDR4內(nèi)存完全兼容了。透過適當(dāng)設(shè)計(jì)架構(gòu)、命令以及時(shí)序，VLT內(nèi)存芯片就能與傳統(tǒng)內(nèi)存芯片無差別地應(yīng)用在實(shí)際系統(tǒng)上。

　　基于VLT的內(nèi)存數(shù)組采用一個(gè)可在內(nèi)部作業(yè)處理差異的接口，使其得以與標(biāo)準(zhǔn)的LPDDR4控制器配合使用。換句話說，設(shè)計(jì)一款免刷新的LPDDR4控制器，使其仍具備完整的控制器功能以支持外部接口，并確?，F(xiàn)有驅(qū)動(dòng)器都能繼續(xù)正常作業(yè)，而只是在內(nèi)部忽略與刷新有關(guān)的操作，將有助于大幅節(jié)省成本，以及降低功耗。