Intel高級(jí)院士曝光自家10nm工藝：集成度比優(yōu)于對(duì)手

　　臺(tái)積電和三星紛紛量產(chǎn)10nm，而曾經(jīng)作為半導(dǎo)體工藝技術(shù)龍頭的Intel卻動(dòng)作遲緩，待在14nm上不肯動(dòng)彈了，10nm目前看最快最快也得2018年下半年。

　　那么，真的是Intel在技術(shù)上黔驢技窮了?

　　顯然不是。Intel在最新一期的半導(dǎo)體行業(yè)權(quán)威刊物《IEEE Spectrum》上撰文，暢談了自己的10nm工藝，尤其是在技術(shù)、成本方面的巨大優(yōu)勢(shì)。

　　Intel高級(jí)院士Mark Bohr表示，Intel 10nm工藝的晶體管密度不但會(huì)超過(guò)現(xiàn)在的Intel 14nm，還會(huì)優(yōu)于其他公司的10nm，也就是集成度比他們更高，柵極間距將從14nm工藝的70nm縮小到54nm，邏輯單元?jiǎng)t縮小46%，這比以往任何一代工藝進(jìn)化都更激進(jìn)。

　　他說(shuō)：“本代工藝和相關(guān)產(chǎn)品要傳達(dá)的一個(gè)重要信息，就是希望能夠打消行業(yè)對(duì)于摩爾定律將死的憂慮?！?/p>

　　Intel在技術(shù)上的實(shí)力其實(shí)根本不用懷疑，那么是不是成本限制了10nm?Mark Bohr也談到了這一點(diǎn)，明確表示Intel 10nm晶圓的整體成本確實(shí)會(huì)高于14nm，但是平均到每個(gè)晶體管上會(huì)更低。

　　和每一代新工藝一樣，10nm也能提高晶體管的運(yùn)行速度，或者降低能耗，但更重要的顯然是后者。

　　Mark Bohr表示：“這些新工藝的首要目標(biāo)確實(shí)是降低能耗，或者說(shuō)提高能效，只有這樣才能在服務(wù)器芯片內(nèi)加入更多核心，或者在GPU內(nèi)加入更多執(zhí)行單元，然后才是降低晶體管成本?！?/p>

　　目前，臺(tái)積電、GlobalFoundries(AMD)、三星等都在積極籌劃7nm，Intel的似乎還很遙遠(yuǎn)。

　　Mark Bohr對(duì)此表示，如果從10nm過(guò)渡到7nm會(huì)花更長(zhǎng)時(shí)間，那么最重要的就是想方設(shè)法增強(qiáng)已有技術(shù)，每年帶來(lái)新產(chǎn)品。

　　這似乎意味著，在未來(lái)至少五年左右的時(shí)間里，Intel仍會(huì)堅(jiān)持當(dāng)前的產(chǎn)品研發(fā)和發(fā)布策略，不會(huì)變的太激進(jìn)。