基于數(shù)字移相高精度脈寬測量系統(tǒng)
加入技術(shù)交流群
|
提高脈沖計數(shù)法的精度通常有兩個思路：提高計數(shù)時鐘頻率和使用時幅轉(zhuǎn)換技術(shù)。時鐘頻率越高，測量誤差越小，但是頻率越高對芯片的性能要求也越高。例如要求1ns的測量誤差時，時鐘頻率就需要提高到1GHz，此時一般計數(shù)器芯片很難正常工作，同時也會帶來電路板的布線、材料選擇、加工等諸多問題。時幅轉(zhuǎn)換技術(shù)雖然對時鐘頻率不要求，但由于采用模擬電路，在待測信號頻率比較高的情況下容易受噪聲干擾，而且當要求連續(xù)測量信號的脈寬時，電路反應的快速性方面就存在一定問題。
區(qū)別于以上兩種方法，本文提出另一種利用數(shù)字移相技術(shù)提高脈寬測量精度的思路并使用FPGA芯片實現(xiàn)測試系統(tǒng)。
1 測量原理
所謂移相是指對于兩路同頻信號，以其中一路為參考信號，另一路相對于該參考信號做超前或滯后的移動形成相位差。數(shù)字移相通常采用延時方法，以延時的長短來決定兩數(shù)字信號間的相位差，本文提出的測量原理正是基于數(shù)字移相技術(shù)。如圖2所示，原始計數(shù)時鐘信號CLK0通過移相后得到CLK90、CLKl80、CLK270，相位依次相差90°，用這四路時鐘信號同時驅(qū)動四個相同的計數(shù)器對待測信號進行計數(shù)。設時鐘頻率為f，周期為T，四個計數(shù)器的計數(shù)個數(shù)分別為m1、m2、m3和m4，則最后脈寬測量值為：
|
可以看到，這種方法實際等效于將原始計數(shù)時鐘四倍頻，以4f的時鐘頻率對待測信號進行計數(shù)測量，從而將測量精度提高到原來的4倍。例如原始計數(shù)時鐘為80MHz時，系統(tǒng)的等效計數(shù)頻率則為320MHz，如果不考慮各路計數(shù)時鐘間的相對延遲時間誤差，其測量的最大誤差將降為原來的四分之一，僅為3．125ns。同時，該法保證了整個電路的最大工作頻率仍為人避免了時鐘頻率提高帶來的一系列問題。
2 系統(tǒng)實現(xiàn)
系統(tǒng)實現(xiàn)的最關鍵部分是保證送入各計數(shù)器的時鐘相對延遲精度，即要保證計數(shù)時鐘之間的相位差。由于通常原始時鐘頻率已經(jīng)相對較高(通常接近100MHz)，周期在10~20ns之間，因此對時鐘的延遲時間只有幾ns，使用普通的延遲線芯片無法達到精度要求；同時為了避免電路板內(nèi)芯片間傳送延遲的影響，保證測試系統(tǒng)的精度、穩(wěn)定性和柔性。本文采用現(xiàn)場可編程門陣列(FPGA)來實現(xiàn)所提出的測量方法。系統(tǒng)結(jié)構(gòu)如圖3所示。晶振產(chǎn)生原始輸入時鐘，通過移相計數(shù)模塊后得到脈寬的測量值，測量結(jié)果送人FIFO緩存中，以加快數(shù)據(jù)處理速度，最后通過PCI總線完成與計算機的數(shù)據(jù)傳輸。邏輯控制用來協(xié)調(diào)各模塊間的時序，保證系統(tǒng)的正常運行。為提高測試系統(tǒng)的靈活性和方便性，系統(tǒng)建立了內(nèi)部寄存器，通過軟件修改寄存器的值可以控制測試系統(tǒng)的啟動停止，選擇測量高電平或低電平等。移相計數(shù)模塊、FIFO緩沖以及邏輯控制均在FPGA芯片內(nèi)實現(xiàn)，芯片使用XILINX公司的SpartanII系列。
|
SpartanII系列是一款高性能、低價位的FPGA芯片，其最高運行頻率為200MHz，這里選用其中的XC2S15-6(-6為速度等級)。芯片提供了四個高精度片內(nèi)數(shù)字延遲鎖定環(huán)路(Delay-Locked Loop，即DLL)，可以保證芯片內(nèi)時鐘信號的零傳送延遲和低的時鐘歪斜(Clock
Skew)；同時可以方便地實現(xiàn)對時鐘信號的常用控制，如移相、倍頻、分頻等。在HDL程序設計中，可以使用符號CLKDLL調(diào)用片內(nèi)DLL結(jié)構(gòu)，其管腳圖如圖4所示。主要管腳說明如下：
|
CLKIN：時鐘源輸入，其頻率范圍為25～100MHz。
CLKFB：反饋或參考時鐘信號，只能從CLK0或CLK2X反饋輸入。
CLK[0︱90︱180︱270]：時鐘輸出，與輸入時鐘同頻，但相位依次相差90°。其內(nèi)部定義了屬性DUTY_CY-CLE_CORRECTION，可以用來調(diào)整時鐘的占空比，值為FALSE時，輸出時鐘占空比和輸入時鐘一致，值為TRUE時將占空比調(diào)整為50％。
CLK2X：時鐘源倍頻輸出，且占空比自動調(diào)整為50％。
CLKDV：時鐘源分頻輸出，由屬性CLKDV_DIVIDE控制N分頻，N可以為1．5、2、2．5、3、4、5、8或16。
LOCKED：該信號為低電平時，表示延遲鎖相環(huán)DLL還沒有鎖定信號，上述輸出時鐘信號未達到理想信號；當變?yōu)楦唠娖綍r，表示鎖相環(huán)已經(jīng)完成信號鎖定，輸出時鐘信號可用。若時鐘源輸入頻率大于60MHz，則系統(tǒng)鎖定時間大約需20μs。
評論