力科示波器基礎應用系列之十 --- 電源噪聲探測

下表1為Murata的三種陶瓷電容的等效串聯(lián)電阻ESR和等效串聯(lián)電感ESL，為了便于分析問題，在仿真和計算過程中做了一些簡化，沒有考慮在不同DC BIAS電壓時電容容值的變化，也沒有考慮探測部位、表貼電容引入的寄生電感，使用HSPICE仿真頻響曲線結果如下圖4所示：

圖4中，X軸為頻率的對數(shù)坐標，Y軸為幅度，黃色、紅色、灰色依次為100uf、1uf、10nf電容時電路的頻響曲線，容值越大，電路低頻截至頻率越低，圖4中3個marker為3根曲線的3dB低頻截至頻率點。可見，100uf的低頻截至頻率為31.7Hz，1uf電容的低頻截至頻率為3.17KHz，10nf電容的低頻截至頻率約為318KHz。如果沒有仿真軟件，也可以通過公式直接計算，如下計算了100uf電容的低頻截至頻率，與仿真結果完全一致。

由于開關電源噪聲在幾百KHz，因此，建議使用1uf以上的隔直電容。

在上面的電路仿真與計算時，為了簡化電路的計算與分析，忽略了如下因素：
1. 從DUT的探測點到示波器通道的50歐同軸電纜
2. 探針、表貼電容引入的寄生電感
3. 陶瓷電容在不同DC偏置電壓時容值會變化

針對以上3因素的解釋為：
1. 測試所用電纜的長度通常在0.5米以上，目前常用的這類電纜帶寬都在1G以上，通過仿真分析，對上述電路頻響影響有限，只會在頻響曲線中高于幾百MHz的頻段產(chǎn)生幅度較小的振蕩；

2. 寄生電感增大時會降低高頻截至頻率，圖4中頻率響應右邊的滾降曲線會向低頻方向移動；

3. 容值較大的電容在有DC電壓偏置時，容值變化較大，比如上面的Murata的100uf電容（1210/X5R/6.3V），加1.5V偏置電壓時，容值只有53uf，幾乎少了一半，因此，測量電源噪聲時，需要核對所用隔直電容的相關參數(shù)

總結：對于低電壓電源噪聲測試，最理想的測試方法時使用低噪聲的示波器加50歐的無源傳輸線探頭，如果所用示波器必須加隔直電容時，需選擇合適的電容，避免隔直電容過濾部分待測試的噪聲。

參考文獻：
1， Istvan Novak, “Quiet Power: Whats the Best Method for Probing a PDN?”
2， 張昌駿,汪進進, “電源噪聲測量的挑戰(zhàn)及解決之道”