PCIe 3.0的接收機(jī)物理層測(cè)試方案
PCIE 3.0接收端抖動(dòng)容限測(cè)試設(shè)置及連接示意圖及測(cè)試結(jié)果:

接收機(jī)測(cè)試推薦使用的碼型為Modified Compliance Pattern;對(duì)于Add-In Card被測(cè)件來(lái)說(shuō),誤碼測(cè)試儀輸出的100MHz的時(shí)鐘需要連接到CBB板的時(shí)鐘輸入端口;對(duì)于System被測(cè)件來(lái)說(shuō),CLB板上來(lái)自于被測(cè)系統(tǒng)的100MHz時(shí)鐘輸出需要連接到誤碼儀的參考時(shí)鐘輸入,經(jīng)過(guò)規(guī)范要求的PLL濾波后,用于驅(qū)動(dòng)儀器的信號(hào)傳輸。誤碼儀做誤碼檢測(cè)時(shí)需要過(guò)濾到為了信號(hào)同步而插入的SKP碼。
評(píng)論