淺析電源噪聲的探測(cè)方案

隔直電容的選擇

從電路理論來(lái)分析，在圖3中的隔直電容與示波器的50歐電阻組成的電路是一個(gè)帶通濾波器，在低頻時(shí)，可忽略電容的等效串聯(lián)電感ESL，隔直電容與示波器通道的50歐電阻組成RC電路，其低頻的3dB截至頻率為，隨著頻率升高，電容的ESL以及探頭中的寄生電感的影響越來(lái)越大，電感的感抗隨著頻率增加而增大，其高頻的3dB截至頻率跟探頭和電容的寄生電感相關(guān)，接下來(lái)我們使用SPICE軟件來(lái)仿真三種不同隔直電容時(shí)的頻響曲線。

下表1為Murata的三種陶瓷電容的等效串聯(lián)電阻ESR和等效串聯(lián)電感ESL，為了便于分析問(wèn)題，在仿真和計(jì)算過(guò)程中做了一些簡(jiǎn)化，沒(méi)有考慮在不同DC BIAS電壓時(shí)電容容值的變化，也沒(méi)有考慮探測(cè)部位、表貼電容引入的寄生電感，使用HSPICE仿真頻響曲線結(jié)果如下圖4所示：

圖4中，X軸為頻率的對(duì)數(shù)坐標(biāo)，Y軸為幅度，黃色、紅色、灰色依次為100uf、1uf、10nf電容時(shí)電路的頻響曲線，容值越大，電路低頻截至頻率越低，圖4中3個(gè)marker為3根曲線的3dB低頻截至頻率點(diǎn)?？梢?jiàn)，100uf的低頻截至頻率為31.7Hz，1uf電容的低頻截至頻率為3.17KHz，10nf電容的低頻截至頻率約為318KHz。如果沒(méi)有仿真軟件，也可以通過(guò)公式直接計(jì)算，如下計(jì)算了100uf電容的低頻截至頻率，與仿真結(jié)果完全一致。

由于開(kāi)關(guān)電源噪聲在幾百KHz，因此，建議使用1uf以上的隔直電容。

在上面的電路仿真與計(jì)算時(shí)，為了簡(jiǎn)化電路的計(jì)算與分析，忽略了如下因素：

1. 從DUT的探測(cè)點(diǎn)到示波器通道的50歐同軸電纜

2. 探針、表貼電容引入的寄生電感

3. 陶瓷電容在不同DC偏置電壓時(shí)容值會(huì)變化

針對(duì)以上3因素的解釋為：

1. 測(cè)試所用電纜的長(zhǎng)度通常在0.5米以上，目前常用的這類電纜帶寬都在1G以上，通過(guò)仿真分析，對(duì)上述電路頻響影響有限，只會(huì)在頻響曲線中高于幾百M(fèi)Hz的頻段產(chǎn)生幅度較小的振蕩;

2. 寄生電感增大時(shí)會(huì)降低高頻截至頻率，圖4中頻率響應(yīng)右邊的滾降曲線會(huì)向低頻方向移動(dòng);

3. 容值較大的電容在有DC電壓偏置時(shí)，容值變化較大，比如上面的Murata的100uf電容(1210/X5R/6.3V)，加1.5V偏置電壓時(shí)，容值只有53uf，幾乎少了一半，因此，測(cè)量電源噪聲時(shí)，需要核對(duì)所用隔直電容的相關(guān)參數(shù)

總結(jié)：對(duì)于低電壓電源噪聲測(cè)試，最理想的測(cè)試方法時(shí)使用低噪聲的示波器加50歐的無(wú)源傳輸線探頭，如果所用示波器必須加隔直電容時(shí)，需選擇合適的電容，避免隔直電容過(guò)濾部分待測(cè)試的噪聲。