詳解差分信號

　　我們中的大部分都能直觀地理解信號是如何沿導線或走線傳播的，即便我們也許對這種連接方式的名稱并不熟悉——單端模式。術語“單端”模式將這種方式同至少其它兩種信號傳播模式區(qū)分開來：差模和共模。后面兩種常?？雌饋砀訌碗s。

　　差模

　　差模信號沿一對走線傳播。其中一根走線傳送我們通常所理解的信號，另一根傳送一個嚴格大小相等且極性相反（至少理論上如此）的信號。差分與單端模式并不像它們乍看上去那樣有很大的不同。記住，所有信號都有回路。一般地，單端信號從一個零電位，或地，電路返回。差分信號的每一分支都將從地電路返回，除非因為每個信號都大小相

等且極性相反以至于返回電流完全抵消了（它們中沒有任何一部分出現(xiàn)在零電位或地電路上）。

　　盡管我不打算在專欄中就這個問題花太多時間，共模是指同時在一個（差分）信號的線對或者在單端走線和地上出現(xiàn)的信號。對我們來說這并不容易直觀地去理解，因為我們很難想象怎樣才能產生這樣的信號。相反通常我們不會產生共模信號。通常這些都是由電路的寄生環(huán)境或者從鄰近的外部源耦合進電路產生的。共模信號總是很“糟糕”，許多設計規(guī)則就是用來防止它們的發(fā)生。

　　差分走線

　　盡管看起來這樣的順序不是很好，我要在敘述使用差分走線的優(yōu)點之前首先來講述差分信號的布線規(guī)則。這樣當我討論（下面）這些優(yōu)點時，就可以解釋這些相關的規(guī)則是如何來支持這些優(yōu)點的。

　　大部分時候（也有例外）差分信號也是高速信號。這樣，高速設計規(guī)則通常也是適用的，尤其是關于設計走線使之看起來像是傳輸線的情況 。這意味著我們必須仔細地進行設計和布線，如此，走線的特征阻抗在沿線才能保持不變。

　　在差分對布線時，我們期望每根走線都與其配對走線完全一致。也就是說，在最大的可實現(xiàn)范圍內，差分對中每根走線應該具有一致的阻抗與一致的長度。差分走線通常以線對的方式進行布線，線對的間距沿線處處保持不變。通常地，我們盡可能將差分對靠近布線。

　　差分信號的優(yōu)點

　　“單端”信號通常參考到某些“參考”電位。這有可能是正的或者是地電壓，一個器件的門限電壓，或者另外某處的信號。另一方面，差分信號僅參考到與其配對信號。也就是說，如果一根走線（正信號）上的電壓比另外一根走線（負信號）高，我們就得到了一個邏輯狀態(tài)，如果是低，我們就得到另外一個邏輯狀態(tài)（見圖1）。這樣有幾個好處：

　　圖 1當差分信號曲線交叉時邏輯狀態(tài)在該點發(fā)生改變

　　時序可以更精確地定義，因為控制一對信號的交點比控制一個關于其他參考電壓的絕對電壓容易。這也是走線要精確等長的原因之一。任何在源端所進行的時序控制都可以讓步，如果信號在不同的時間到達另一端。進一步來講，如果線對的遠端信號沒有精確相等且極性相反，共模信號就可能產生并將導致信號時序與EMI問題。

　　因為除了自身，差分信號沒有參考任何其它信號，并且信號交叉的同步可以更有力地控制，差分電路通?？梢赃\行在比類似的單端電路更高的頻率上。

　　因為差分電路對兩根走線（兩者的信號大小相等極性相反）上信號的差作出響應，得到的凈信號兩倍于（可比的環(huán)境噪聲）任一單端信號。因此在其它條件等同的情況下，差分信號有著更大的信噪比及性能。

　　差分電路對線對信號之間的電位差敏感。但是（相對地）對線上與其它參考電壓相比（特別是地）的絕對電位不敏感。因此，相對而言，差分電路對諸如地彈、其它存在于電源和/或地平面的噪聲信號以及可能出現(xiàn)在每一根走線中相等的共模信號這樣的問題不敏感。

　　差分信號對EMI和串擾略微免疫。如果線對走得很近，這樣任何外部耦合噪聲將相等地耦合進線對。這樣一來耦合噪聲就變成“共?！痹肼?，而電路對此是（理論上）免疫的。如果導線是“纏繞”（比如雙絞線）的，那么對噪聲的免疫性就更好。因為我們不能方便地將印制板上的差分走線纏繞起來，把它們盡可能地靠近走線就是最好的辦法了。

　　緊挨著布線的差分對彼此緊密耦合。這種互耦減少了EMI輻射，特別是與單端走線相比。你可以把這個認為是每根走線的輻射彼此大小相等且極性相反，這樣彼此的輸出就相互抵消了，就像在雙絞線中一樣！差分走線彼此越靠近，耦合越強，EMI輻射的可能性就越小。

　　缺陷

　　差分電路的主要缺陷是走線的增加。因此，如果你的應用中這些優(yōu)點沒有一個是特別重要的，那么就不值得為差分信號以及附帶的布線考慮增加面積。但是如果這些優(yōu)點在你的電路中產生了顯著的性能差異，那么增加的布線面積就是我們付出的代價。

　　重要結論

　　差分線彼此耦合。這種耦合影響了走線的對外阻抗，因此端接方法 （關于這個問題的討論以及如何計算差分阻抗請參見腳注2）所用的差分阻抗的計算是困難的。在這里國家半導體有一些參考，Polar Instruments提供了一個獨立的計算器（是收費的）可以計算許多不同結構 差分走線的差分阻抗。高端設計工具包也能計算差分阻抗。

　　但是注意是耦合直接影響了差分阻抗的計算。差分走線之間的耦合必須在整個線長內保持一致或者阻抗是連續(xù)的。這就是設計規(guī)則中“固定間距”的原因。

　　注釋

　　例如，參見"PCB Impedance Control", PC Design, March, 1998，以及"What's All This Critical Length Stuff, Anyhow?", PC Design, October, 1999。

　　"Differential Impedance, What's the Diff

erence", PC Design, August, 1998

　　參見他們的網頁：http://www.polarinstruments.com/

　　我們通常認為信號以三種模式沿電路傳播：單端、差?；蚬材！?/P>

　　單模是我們最熟悉的。它包括介于驅動器與接收器之間的單根導線或走線。信號沿走線傳播并從地返回1。

　　差模包括介于驅動器與接收器的一對走線（或導線）。我們一般認為其中一根走線傳送正信號而另一根傳送負信號，并且大小相等極性相反，沒有通過地的返回信號；信號沿一根走線前進并從另外一根返回。

　　共模信號通常更難于理解。既可以包括單端走線也可以包括兩個（可能更多）差分走線。同樣的信號沿走線以及返回路徑（地）或者沿差分對中的兩根走線流動。大部分人往往對共模信號不熟悉，因為我們自

己從來不會故意產生它們。它們通常是由從其它（鄰近或外部）源耦合進電路的噪聲引起的。一般來講，結果最好情況是中性的，最壞情況是具有破壞性的。共模信號能夠產生干擾電路正常運行的噪聲，并且是常見的EMI 問題的來源。

　　優(yōu)點

　　差分信號相比單端信號有一個顯著的缺點：需要兩根走線而不是一根，或者兩倍的電路板面積。但是差分信號有幾個優(yōu)點：如果沒有通過地的返回信號，地回路的連續(xù)性相對就變得不重要了。因此，假如我們有一個模擬信號通過差分對連接到數(shù)字器件，就無需擔心跨越電源邊界，平面不連續(xù)等等問題。差分器件的電源分割也更容易處理2。差分電路在低壓信號的應用中是非常有益的。如果信號電平非常低，或者如果信噪比是個問題，那么差分信號可以有效地倍增信號電平（+v-(-v)=2v）。差分信號和差分放大器通常用于信號電平非常低的系統(tǒng)的輸入級。

　　差分接收器往往對輸入信號電平的差敏感，但是常常被設計為對輸入的共模偏移不敏感。因此在強噪聲環(huán)境中差分信號往往比單端信號有著更好的性能。

　　相比單端信號（以一個不太精確的受電路板其他位置的噪聲的干擾的信號為參考）差分信號（彼此互為參考）的翻轉時序可以更精確地設定。差分對的交叉點定義得非常精確（圖1）。單端信號位于邏輯1 和邏輯0 之間的交叉點受制于（舉例）噪聲、噪聲門限以及門限檢測問題等等。