ArterisIP推出Ncore 2.0 緩存一致性互連和Resilience套件，助力機(jī)器學(xué)習(xí)SoC 設(shè)計

　　在剛剛過去的Linley Autonomous Hardware Conference 2017大會上，硅驗證商用系統(tǒng)級芯片互聯(lián) IP 的創(chuàng)新供應(yīng)商ArterisIP 宣布推出 Ncore 2.0 緩存一致性 (Cache Coherent) 互連 IP 及可選配的Ncore Resilience 套件，用于加速和完善下一代自動駕駛系統(tǒng)和高級駕駛輔助系統(tǒng) (ADAS) 的設(shè)計開發(fā)。

　　Ncore 是一款分布式異構(gòu)緩存一致性互連IP(distributed heterogeneous cache coherent interconnect IP)，能助力 SoC 設(shè)計團(tuán)隊透過嵌入式低延遲Proxy Caches(也稱作“I/O 高速緩存”)輕松集成自定義處理單元。在神經(jīng)網(wǎng)絡(luò)機(jī)器學(xué)習(xí) SoC 中，工作負(fù)載通常被劃分到不同的處理單元上，低延遲Proxy Caches提供更高效的利用軟硬件方式在所有不同的單元間通信，性能明顯優(yōu)于固定式內(nèi)部 SRAM 或暫存器內(nèi)存。這些類型的架構(gòu)是自動駕駛系統(tǒng)的核心。

　　Ncore 2.0 提供以下新功能：

　　· Ncore Resilience 套件(選配)–增加了硬件數(shù)據(jù)保護(hù)和智能單元重復(fù)(Unit Duplication)，以檢測和糾正系統(tǒng)故障，符合汽車行業(yè) ISO 26262 ASIL D規(guī)范

　　o 包括一個采用高級內(nèi)建自測試 (Built-In Self-Test, BIST) 的功能性安全控制器(Functional Safety Controller)以及故障模式、影響和診斷分析 (FMEDA) 和說明文檔。

　　· 一致性內(nèi)存緩存(Coherent Memory Cache) – 可配置的一致性內(nèi)存緩存具備傳統(tǒng)Last Level Cache (LLC) 的優(yōu)勢，但是占用的芯片面積小，并能實現(xiàn)更高的靈活性。它與其他系統(tǒng)緩存集成，與這些緩存相比，它以內(nèi)存層級結(jié)構(gòu)中較低層次的內(nèi)存的形式運(yùn)行。

　　· 可擴(kuò)展性，最多可擴(kuò)展至16 個一致性接口– Ncore 2.0 IP支持配置更大型的系統(tǒng)，最高可達(dá) 16 個一致性群集。

　　“我們根據(jù)客戶的反饋設(shè)計了 Ncore 2.0 緩存一致性互連和配套的 Ncore Resilience 套件，這些客戶正在開發(fā)全球最高效的機(jī)器學(xué)習(xí)系統(tǒng)，為未來的自動駕駛提供技術(shù)支持，” ArterisIP的總裁兼 CEO K. Charles Janac 說，“我們的 IP 是專門為自主硬件 SoC 設(shè)計師開發(fā)的，可幫助他們同時滿足設(shè)計復(fù)雜性和功能性安全的嚴(yán)苛需求?！?/p>

　　客戶評論節(jié)錄

　　中興微電子(中興通訊的子公司)：

　　“我們對全新的ArterisIP Ncore 互聯(lián) IP 技術(shù)印象深刻，” 中興微電子副總裁Yu Li 先生說， “ArterisIP Ncore 2.0 互聯(lián) IP 提供更高的可擴(kuò)展性以及一致性內(nèi)存緩存，這在顧及芯片面積利用效率的同時能減少了DRAM 訪問?！?/p>

　　Linley Group 公司：

　　“機(jī)器學(xué)習(xí) SoC 的設(shè)計師必須將各種異構(gòu)處理器內(nèi)核和加速器集成到一個復(fù)雜的系統(tǒng)中，來應(yīng)對這類應(yīng)用所需的高數(shù)據(jù)帶寬和低延遲，”Linley Group 的高級分析師 Mike Demler說，“ArterisIP全新的 Ncore 2.0 互聯(lián) IP除了能支持Resilience特征，能很好地解決了上述這些問題，使設(shè)計師們能夠針對快速發(fā)展的自動駕駛車輛市場等應(yīng)用領(lǐng)域開發(fā)設(shè)計異構(gòu)緩存一致性機(jī)器學(xué)習(xí)體系結(jié)構(gòu)?！?/p>

　　Resiltech 公司：

　　佛羅倫薩大學(xué)的計算機(jī)科學(xué)教授、彈性計算實驗室主任和Resiltech咨詢機(jī)構(gòu)科學(xué)顧問Andrea Bondavalli表示：“在 SoC 互聯(lián)硬件中實施功能安全機(jī)制，對于高度復(fù)雜的機(jī)器學(xué)習(xí)至關(guān)重要。這樣做可以簡化軟件開發(fā)和維護(hù)工作，同時解放出稀缺的處理資源來執(zhí)行功能性工作，而非進(jìn)行安全檢查。”