軟件數(shù)字收音機(jī)系統(tǒng)，包括原理圖、電路圖及源代碼

摘要： 本系統(tǒng)采用430單片機(jī)，FPGA。通過(guò)天線收到不同頻率的電磁波，通過(guò)單片機(jī)控制本振頻率的產(chǎn)生，從而選定不同頻率的電臺(tái)，經(jīng)過(guò)混頻得到的信號(hào)由FPGA解調(diào)，最后通過(guò)功放由喇叭放出聲音。本系統(tǒng)在設(shè)計(jì)中注意低功耗處理和力求高性價(jià)比等細(xì)節(jié)。

本設(shè)計(jì)主要特點(diǎn)：
1. MB1504控制產(chǎn)生本振，具有高效，穩(wěn)定，簡(jiǎn)單特點(diǎn)。

2．FPGA穩(wěn)定性好，處理速度快。

3． 數(shù)字式收音機(jī)接收數(shù)據(jù)更精確，收到的電臺(tái)更多更精確。

1．方案設(shè)計(jì)與論證

1.1主控系統(tǒng)選擇

方案一：采用高性能嵌入式系統(tǒng)，比如ARM。如果采用此方案，可以很好的解決數(shù)據(jù)處理和控制功能，但是ARM價(jià)格昂貴且本科階段很少接觸，在短時(shí)間內(nèi)完成困難比較大。

方案二：采用一般單片機(jī)，如51單片機(jī)。但是51單片機(jī)內(nèi)部資源不夠，很多功能無(wú)法實(shí)現(xiàn)。

方案三：采用430高性能單片機(jī)來(lái)實(shí)現(xiàn)，用來(lái)處理控制本振頻率。

考慮到方案的可實(shí)行性和性價(jià)比，我們采用M430F1611單片機(jī)，此款單片機(jī)可實(shí)現(xiàn)高速運(yùn)算，存儲(chǔ)空間大，價(jià)格低廉，性價(jià)比極高。

1.2本振選擇

方案一：選擇分立元件搭配出，但是此方法難度太高，并且誤差干擾都很大。

方案二：完全選擇專用芯片有單片機(jī)控制。此方法簡(jiǎn)單，但價(jià)格昂貴。

方案三：使用數(shù)字鎖相環(huán)芯片和分立元件組合的vco電路。

考慮到價(jià)格，工作頻率以及靈敏度等因素。本系統(tǒng)采用MB1504 鎖相環(huán)芯片和分立元件搭VCO。

1.3變頻選擇

方案一：采用一次變頻。此種方法方案簡(jiǎn)單，容易實(shí)現(xiàn)，但對(duì)后端AD要求較高。

方案二：采用多次變頻。整體設(shè)計(jì)更加復(fù)雜，誤差也將各大，實(shí)現(xiàn)有難度。

考慮到收音機(jī)對(duì)數(shù)據(jù)要求較高，和整體性能。本系統(tǒng)采用一次變頻，芯片使用NE602。

1.4數(shù)據(jù)處理模塊選擇

方案一：采用專用解調(diào)芯片，此方法方案簡(jiǎn)單，但擴(kuò)展和開(kāi)發(fā)性都很差。

方案二：采用FPGA芯片解調(diào)，此方案結(jié)構(gòu)清楚簡(jiǎn)單，穩(wěn)定性好，但價(jià)格昂貴。

本系統(tǒng)選用了FPGA芯片作為解調(diào)，確保系統(tǒng)的開(kāi)發(fā)性和準(zhǔn)確性。

1.5音頻處理

方案一： 使用三極管進(jìn)行放大，效果不好并且復(fù)雜。

方案二： 使用專用功放芯片。

綜合考慮，本系統(tǒng)選用功放芯片LM386。

小結(jié)：

經(jīng)過(guò)幾番仔細(xì)的論證和比較，我們決定了本系統(tǒng)主要模塊方案如下：

音頻處理方案：LM386。

主控制器：MSP430單片機(jī)。

本振電路方案：MB1504+分立元件的VCO。

變頻模塊：NE602。

數(shù)據(jù)處理模塊：FPGA最小系統(tǒng)板。

2．電路設(shè)計(jì)

2.1系統(tǒng)組成原理

本系統(tǒng)由本振模塊，變頻模塊，主控單片機(jī)，F(xiàn)PGA解調(diào)模塊，音頻模塊，AD模塊，DA模塊等組成。

圖2.1系統(tǒng)組成原理圖

2.2本振電路

通過(guò)單片機(jī)控制MB1504鎖相環(huán)和壓控振蕩器產(chǎn)生所需要的頻率。

圖2.2本振電路原理圖

2.3變頻模塊

本振產(chǎn)生的頻率與天線接收進(jìn)來(lái)的頻率經(jīng)過(guò)NE602混頻放大。

圖2.3變頻模塊原理圖

2.4AD，DA模塊

變頻之后的模擬信號(hào)經(jīng)過(guò)AD采入FPGA解調(diào)，解調(diào)之后再用DA轉(zhuǎn)換為模擬信號(hào)

圖2.4.1 DA模塊

圖2.4.2 AD模塊

2.5聲音模塊

模擬信號(hào)經(jīng)過(guò)功放放大后送入喇叭，還原成聲音信號(hào)。

圖2.5功放電路

3．軟件設(shè)計(jì)

3.1FPGA解調(diào)

、為正交信號(hào)，cM Signal為ADC采樣到的數(shù)字cM中頻數(shù)據(jù)，經(jīng)過(guò)兩路正交相乘后進(jìn)行CIC抽取，cIo低通濾波器用來(lái)濾除正交相乘后產(chǎn)生的和頻分量，包含語(yǔ)音信息中的零中頻信號(hào)分量被保留。正交零中頻分量再經(jīng)過(guò)求導(dǎo)交叉相乘，求差，即為有用的語(yǔ)音信息。

圖3.1 FPGA中頻解調(diào)

3.2單片機(jī)控制

圖3.2單片機(jī)發(fā)送流程圖

4．系統(tǒng)測(cè)試

1.整體測(cè)試。

測(cè)試功能收到7個(gè)電臺(tái)，基本實(shí)現(xiàn)所要求功能。

2.誤差分析

有些電臺(tái)接受不了，或者聲音不清晰經(jīng)分析原因有兩個(gè)：

1）AD由于是欠采樣對(duì)對(duì)信息完整度有影響。

2）天線接受信號(hào)攜帶的干擾信號(hào)并沒(méi)有完全濾除造成干擾。

5．設(shè)計(jì)總結(jié)

本作品FPGA和430為核心部件，通過(guò)控制本振頻率，從而選定不同的電臺(tái)信號(hào)，經(jīng)過(guò)混頻產(chǎn)生10.7M頻率信號(hào)，再經(jīng)過(guò)FPGA解調(diào)，功放放大還原成聲音。在設(shè)計(jì)中，我們盡量采用低功耗器件，力求硬件電路的經(jīng)濟(jì)性和精簡(jiǎn)性，充分發(fā)揮軟件控制靈活方便的特點(diǎn)，來(lái)滿足設(shè)計(jì)要求。