鋰離子電池管理芯片的研究及其低功耗設(shè)計(jì) — 鋰離子電池管理芯片的電路實(shí)現(xiàn) (二)

4.2.2振蕩器

1電路結(jié)構(gòu)

延時(shí)電路設(shè)計(jì)中，一個(gè)重要的部分便是振蕩器。電池管理芯片中的振蕩器，必須能在較寬的工作電壓范圍（1.5V~8V）內(nèi)、在各種工藝和使用條件下輸出頻率相對(duì)穩(wěn)定的時(shí)鐘信號(hào)，而且電流消耗要足夠低。除負(fù)載短路外，電池產(chǎn)生過充電、過放電和過流等意外情況發(fā)生后，允許存在的時(shí)間均在ms級(jí)；又考慮到延時(shí)時(shí)間參數(shù)的設(shè)置和頻率對(duì)功耗以及亞閾值電 路的影響，振蕩器的頻率設(shè)為2kHz.振蕩器結(jié)構(gòu)中，RC振蕩器是常見的一種，其輸出頻率受閾值電壓影響較小，但是受電源電壓影響較大；Relax振蕩器是另一種常見結(jié)構(gòu)，其結(jié)構(gòu)簡(jiǎn)單，輸出頻率受電源電壓變化影響較小，但是在電容放電時(shí)，存在從電源到地的通路，因此并不適合在低功耗場(chǎng)合使用。而環(huán)形振蕩器結(jié)構(gòu)簡(jiǎn)單，通過改進(jìn)易于實(shí)現(xiàn)低電流消耗，所以本文設(shè)計(jì)了一個(gè)環(huán)形結(jié)構(gòu)的振蕩器，電路如圖4.2.13所示。

圖 4.2.13中，偏置電路通過B2端給NMOS提供柵級(jí)電壓，即給振蕩器提供了電流源I CTRL；POWERDB信號(hào)由邏輯控制電路輸出，正常情況下為低電平，當(dāng)電池電壓降低到一設(shè)定值時(shí)，系統(tǒng)進(jìn)入Power Down狀態(tài)，POWERDB將變?yōu)楦唠娖?，此時(shí)振蕩器輸出為零。

正常工作時(shí)，振蕩器的等效電路如圖4.2.14所示。在正常情況下，振蕩器由5個(gè)電流源負(fù)載反相器和2個(gè)推挽反相器組成，反相器數(shù)目為奇數(shù)，所以振蕩器振蕩，輸出一對(duì)頻率相同、相位相反的矩形波CLK和CLKB.從圖4.2.13可知，第5個(gè)電流源負(fù)載反相器中，負(fù)載電容是或非門的輸入柵極電容，該電容很 小，因此該反相器的上升延時(shí)和下降延時(shí)很短。同樣，推挽反相器的上升延時(shí)和下降延時(shí)通常在ns級(jí)，對(duì)于低頻振蕩器也可以忽略。所以，振蕩周期主要由前四個(gè)電流源負(fù)載反相器的上升延時(shí)和下降延時(shí)來決定?？蓪⑶八膫€(gè)電流源反相器視為延時(shí)單元，如圖4.2.14（b）所示。在估算振蕩器的振蕩周期時(shí)，只需要考慮 延時(shí)單元。

顯然，延時(shí)單元的上升延時(shí)和下降延時(shí)，與其充放電速率及負(fù)載電容C_L相關(guān)。由圖4.2.14（b）可知，當(dāng)輸入V_IN變?yōu)楦唠娖綍r(shí)，PMOS管關(guān)斷，電容C_L開始恒流放電，V_OUT電平將下降至使下一級(jí)PMOS管導(dǎo)通。將這期間所經(jīng)歷的時(shí)間計(jì)為下降延時(shí)t_PHL，有

式中，V_THP為PMOS閾值電壓。反之，電容C_L充電時(shí)，V_OUT由低電平將上升至下級(jí)PMOS管關(guān)斷，所經(jīng)歷的時(shí)間定義為上升延時(shí)t_PLH。由圖4.2.15的上升延時(shí)近似計(jì)算圖可以近似求出t_PLH為

式中，gmp為PMOS管的跨導(dǎo)。一般地，C_L取2pF左右，提高電源電壓和增大PMOS管的寬長(zhǎng)比可以增大g_mp，從而減小上升延時(shí)。和下降延時(shí)相比，上升延時(shí)較小，估算時(shí)可以忽略不計(jì)。

因此，振蕩頻率f_OSC可以表示為

式中，N為電流源負(fù)載反相器數(shù)目，此處有N=4.由式（4.2.3）可知，在不考慮工藝容差和負(fù)載電容值偏移情況下，振蕩頻率誤差主要由電流源所提供的電流穩(wěn)定性所決定，所以振蕩器希望電流源是一個(gè)理想的恒流源，并且有很高的電源電壓抑制比。

2振蕩頻率誤差因素而在實(shí)際應(yīng)用中，并不存在理想的恒流源，偏置電路提供的輸出電流I_CTRL和電源電壓的關(guān)系，可由圖4.2.16所示的線性化模型來表征。

圖4.2.16中，當(dāng)電源電壓在1.5V到8V之間變化時(shí)，I_CTRL近似線性上升。（4.2.3）式則可變?yōu)?/p>

式（4.2.4）中，k是斜率，單位為歐姆。式（4.2.4）表征了振蕩器的振蕩頻率與電源電壓V DD、|V_THP|及C_L之間的函數(shù)關(guān)系。下面討論各因素變化對(duì)輸出頻率穩(wěn)定性的影響：
當(dāng)VDD固定不變時(shí)，|V_YHP|變化時(shí)，對(duì)（4.2.4）兩邊求導(dǎo)有

當(dāng)|V_YHP|固定不變時(shí)，VDD變化時(shí)，對(duì)（4.2.4）兩邊求導(dǎo)有

當(dāng)溫度變化時(shí)，其他參數(shù)不變，溫度升高時(shí)，振蕩頻率上升，反之下降。溫度變化時(shí)，振蕩頻率變化主要是PMOS管的閾值電壓隨溫度變化。由于閾值電壓與溫度之間的關(guān)系很復(fù)雜，所以通過模擬來確定溫度與振蕩頻率之間的關(guān)系。

模擬結(jié)果表明，溫度變化，其他參數(shù)不變時(shí)，振蕩頻率隨溫度近似線性上升，估算時(shí)?。?Delta;f_osc/T）≈7Hz/℃。

當(dāng)電容C變化，其他參數(shù)不變時(shí)，對(duì)（4.2.4）式兩邊求導(dǎo)有：




由（4.2.8）式可知，振蕩頻率誤差也與振蕩頻率值有關(guān)。降低振蕩頻率，將在一定程度上減小振蕩頻率誤差。對(duì)于給定的振蕩頻率，要想減小振蕩頻率誤差，從根本上應(yīng)使偏置電路的輸出電路更接近恒流。

3波形及噪聲考慮

同一頻率的周期矩形波和方波信號(hào)頻譜中，諧波的幅度以1/n規(guī)律收斂。方波的偶次諧波落在頻譜包絡(luò)線的零值點(diǎn)上，所以它的頻譜只包含基波和奇次諧波分量，所以和同一振蕩頻率的矩形波相比，方波具有最小的諧波失真（THD），即有



設(shè)計(jì)時(shí)調(diào)整C1的電容使得輸出波形CLK和CLKB接近方波。
時(shí)鐘抖動(dòng)和相位噪聲描述的是同一現(xiàn)象，都指的是振蕩器輸出的不確定性。

兩者不同之處在于時(shí)鐘抖動(dòng)描述輸出時(shí)域的不確定性，而相位噪聲則描述輸出頻域的不確定性。

開環(huán)系統(tǒng)中，絕對(duì)時(shí)鐘抖動(dòng)與測(cè)量間隔的平方根成正比，如下式所示



式 中k為比例系數(shù)，T為測(cè)量間隔。在鋰離子電池管理芯片中，由于振蕩器作用于計(jì)數(shù)器的時(shí)間間隔固定（等于3Tosc、5Tosc、7Tosc、 12Tosc），而且系統(tǒng)延時(shí)容許的誤差遠(yuǎn)遠(yuǎn)大于測(cè)量間隔期間的絕對(duì)時(shí)鐘抖動(dòng)，故振蕩器對(duì)相位噪聲沒有嚴(yán)格的要求，盡管如此，設(shè)計(jì)中還是采取了一些措施來 減小相位噪聲。

研究表明，低頻電源噪聲和高頻襯底耦合噪聲對(duì)環(huán)形振蕩器的相位噪聲影響最大，所以要盡量減小電源噪聲和襯底耦合噪聲。而圖 4.2.13所示的電路中，延時(shí)單元的負(fù)載電容不接地而接電源電壓即是為此目的。從NMOS管的源極看進(jìn)去，NMOS和C L組成低通濾波器，能夠有效濾除數(shù)字電路的開、關(guān)通過襯底引入振蕩器的高頻噪聲。

同時(shí)，根據(jù)線性時(shí)變模型（LTV）的研究可知，不對(duì)稱的上升和下降沿將增加1/f³角頻率，從而增大相位噪聲和時(shí)鐘抖動(dòng)，使得THD變大。1/f³角頻率隨著振蕩器的級(jí)數(shù)增大而減小，因此設(shè)計(jì)時(shí)振蕩器采用七級(jí)反相器，既可以減小1/f³角頻率、減小THD，同時(shí)有利于產(chǎn)品的系列化。