鋰離子電池管理芯片的 研究及其低功耗設(shè)計 — 鋰離子電池管理芯片的電路實現(xiàn)

4.1混合信號電路的設(shè)計流程

圖4.1.1是混合信號VLSI的top-down詳細設(shè)計流程。對于前端（Front-end）設(shè)計，有全定制、半定制和基于標準單元這三種主要設(shè)計方法?；跇藴蕟卧脑O(shè)計方法中，需要先對模塊進行完整清晰的定義，然后進行RTL編碼和可測性設(shè)計，再對整個芯片設(shè)計進行驗證。采用邏輯綜合器，將RTL描述轉(zhuǎn)換成門級描述，而門級描述與所選工藝的標準單元庫密切相關(guān)。為了跳過這個綜合設(shè)計階段，可以從電路結(jié)構(gòu)設(shè)計開始，采用SPICE模擬以確定延遲和功耗在預(yù)算之內(nèi)，然后產(chǎn)生一個門級網(wǎng)表來完成后處理任務(wù)（如插入掃描測試緩沖器來調(diào)整時鐘偏差等），再接下來的整個設(shè)計流程和綜合設(shè)計中的類似。

需要指出的是，在IC行為級模型階段，模擬電路單元需要考慮四種因素：行為、電路結(jié)構(gòu)、模型和功能。考慮功能的目的在于檢查包括模擬單元在內(nèi)的系統(tǒng)的連接性，行為考慮則對功能設(shè)計驗證有幫助，事實上，行為因素僅僅需要在分析瞬態(tài)模型中，它只對稍大電路模塊的驗證有效，所以并不需要DC或AC模型。在上述因素中，SPICE級的電路結(jié)構(gòu)代表了電路真實性能，而行為描述只給出了單元的功能特點。

從整個晶體管級描述到最后版圖生成，是后端設(shè)計（Back-end）所包涵的內(nèi)容，即后端綜合和布線優(yōu)化。這個設(shè)計階段也被稱為物理設(shè)計階段，廣義地這個階段包括物理設(shè)計、模擬和驗證。在混合信號設(shè)計中，可以分為兩個設(shè)計流程：數(shù)字設(shè)計流程和模擬設(shè)計流程。

模擬設(shè)計流程需要版圖設(shè)計、設(shè)計規(guī)則檢查、電學(xué)規(guī)則檢查和LVS比較。

通過LVS檢查后，還要進行后版圖驗證，此時版圖提取將考慮寄生效應(yīng)所產(chǎn)生的寄生電阻、電容和電感等參數(shù)影響。后版圖模擬對時序、功耗的驗證很重要，對整個芯片驗證也是不可缺的一步。

可以將后端設(shè)計中的數(shù)字部分視為模擬版圖設(shè)計的一個附加步驟。在經(jīng)過版圖設(shè)計后，和模擬部分一起進行整個芯片的Back-end驗證。Back-end設(shè)計的最后一個階段中，便是在版圖中加入I/O pad，保護環(huán)等。



圖4.1.1中還給出了在設(shè)計各階段所需要用到的設(shè)計軟件。本章所涉及的是電路的設(shè)計部分，而功能、性能驗證和版圖設(shè)計都將在下一章討論。

4.2控制電路設(shè)計

4.2.1控制電路

控制模塊中，關(guān)鍵是是狀態(tài)轉(zhuǎn)換信號的生成，這其中有表示工作狀態(tài)的邏輯信號輸出，還有控制內(nèi)部模塊的功耗控制信號。顯然，前者是由系統(tǒng)有限狀態(tài)機所決定，而后者是由第三章所提出的功耗管理狀態(tài)機所決定。下面，就這兩方面分別加以闡述。

1有限狀態(tài)機模型

系統(tǒng)有限狀態(tài)機（FSM）如圖4.2.1所示。



從圖中可以看出，在相應(yīng)條件下，系統(tǒng)能輸出設(shè)計所要求的狀態(tài)信號，控制CO及DO輸出端信號。影響狀態(tài)改變的參數(shù)如下：一是電壓檢測信號，有過充電電壓檢測信號V CU、過充電電壓釋放信號V CL、過放電電壓檢測信號V_DU和過放電電壓釋放信號V_DL；二是VM端過流檢測信號，包括過流1檢測電壓V_IOV1、過流2檢測電壓V_IOV2、負載短路檢測電壓V_SHORT和非正常充電檢測電壓V_CHA；三則是延時時間參數(shù)，有過充檢測延遲時間t_CU、過放延時t_DL、過流1延時t_IOV1、過流2延時t_IOV2等。

在如圖4.2.1所示的各個狀態(tài)下，輸出端CO、DO信號為：

①正常狀態(tài)：DO=CO=1

②過充狀態(tài)：DO=1；CO=0

③過放狀態(tài)：DO=0；CO=1；VM→V DD

④放電過流狀態(tài)：DO=0；CO=1；VM→V SS

⑤非正常充電電流狀態(tài)：DO=1；CO=0；

⑥零伏電池充電抑制：DO=0；CO=0；

⑦Power Down狀態(tài)：DO=0；CO=1；I DD =I PDN

2控制邏輯設(shè)計

控制邏輯（Control Logic）電路是芯片的關(guān)鍵部分之一，電路的延時和相應(yīng)的邏輯控制都在這部分實現(xiàn)，功耗管理的控制邏輯也包含在這個模塊中。

1）模塊I/O端口說明圖4.2.2給出了邏輯控制模塊的框圖，表4.1和表4.2給出了模塊的功能說明以及各端口的定義。

2）延時信號設(shè)計

從前面系統(tǒng)功能分析可知，芯片的控制精度不僅取決于檢測電壓精度，還和延時控制密切相關(guān)。保護功能實現(xiàn)過程中，需要過充、過流2、過流1和過放這四種不同的延時控制，四種延時信號的選擇原理如圖4.2.3所示。



圖4.2.3中，當計數(shù)器觸發(fā)工作后，輸出周期不同的連續(xù)方波信號。方波前半個周期為延時時間，延時結(jié)束后計數(shù)器輸出端由“0”跳變?yōu)?ldquo;1”，該跳變信號為有效的延時控制信號。計數(shù)器延時輸出到圖中的保持電路Hold后，通過Hold電路將跳變信號鎖定，從而可以使電路經(jīng)過延時后，達到控制DO或CO端翻轉(zhuǎn)的目的。圖中，分別與Hold相接的NOR5～NOR8可看作具有置位端B的反相器，其作用是選擇有用信號將其從A端傳到Y(jié)端，而屏蔽無關(guān)信號，防止誤動作。

在整個電路中，Hold起鎖定延時控制信號的作用。圖4.2.4為Hold電路的內(nèi)部原理圖和電路符號表示。



圖4.2.4中，電路輸入端為A，RB，輸出端為Y、YB.電路輸入和輸出的邏輯關(guān)系如下：當RB=0時，Y=0、YB=1，Y、YB與A無關(guān)；當RB=1時，只要輸入端A為高電平，Y即可輸出穩(wěn)定的高電平，YB輸出穩(wěn)定的低電平。即信號鎖定后，Y、YB與信號A無關(guān)。

3）保護功能實現(xiàn)

①過放電保護控制

過放電保護控制邏輯電路如圖4.2.5所示。



當系統(tǒng)由正常狀態(tài)轉(zhuǎn)化為過放電狀態(tài)時，過放電比較器的輸出COMP_OD由高電平轉(zhuǎn)化為低電平，此時NOR6的輸出Y能跟隨輸入端A的變化而變化。

COMP_OD還通過NAND8使NOR10的輸出端Y由“1”跳變?yōu)?ldquo;0”，因為Y與COUNTER的R端直接相連，因此R也變?yōu)?ldquo;0”，啟動COUNTER；此時INV7輸出端由“0”跳變?yōu)?ldquo;1”，啟動H6，在H6和計數(shù)器共同作用下，H2~H5開始工作。當過放延時完成后，H3將QB9的上升沿反相鎖定并輸出到NOR6的A端，NOR6的輸出Y經(jīng)NOR3、NAND1使NOR4的Y端（也即CTRL_DO端）由“1”

跳變?yōu)?ldquo;0”；再通過后續(xù)的兩級反相使DO由“1”跳變?yōu)?ldquo;0”，從而起過放保護作用。

當COMP_OD由“1”轉(zhuǎn)化為“0”時，它還通過INV9使NOR13的輸入端B變?yōu)?ldquo;1”，這樣就確保NOR13的輸出不會在過放電時變?yōu)?ldquo;1”，M2也就不會導(dǎo)通，就不會使放電回路切斷。

②過放電滯后信號產(chǎn)生和解除

一旦過放電延時時間結(jié)束，過放電保護就開始起作用，CTRL_M1由“1”變?yōu)?ldquo;0”。此時，如果非正常充電電流檢測電路的輸出OUT_CDCB為“0”，CTRL_OD_REFB由“0”變?yōu)?ldquo;1”，即產(chǎn)生過放電滯后信號，電路由圖4.2.6給出。



當過放電狀態(tài)結(jié)束時，CTRL_M1變?yōu)?ldquo;1”，CTRL_OD_REFB變?yōu)?ldquo;0”，過放電滯后解除；當充電器檢測電路的輸出由OUT_CDCB為“1”，即使在過放電保護起作用時，CTRL_OD_REFB也為“0”，過放電滯后解除。

③過充電保護控制

當系統(tǒng)發(fā)生過充電時，過充電比較器的輸出COMP_OC由“1”跳變?yōu)?ldquo;0”，它通過NAND9、NAND2使INV4的輸出端Y由“1”跳變到“0”，控制邏輯如圖4.2.7所示。

I一方面，NV4的輸出信號通過INV10、INV11、INV12反相使NOR5的B端由“1”變?yōu)?ldquo;0”，此時NOR5的Y端能隨A端的變化；同時，INV12的輸出也輸入到NAND5、NAND6的B端，使系統(tǒng)在過充電狀態(tài)下，禁止過流1和過流2保護起作用。

另一方面，NV4的輸出信號輸入NOR10，使NOR10輸出端由“1”變?yōu)?ldquo;0”，和過放電類似，啟動H6、COUNTER開始工作。當過充延時完成的時候，H2將QB12的上升沿反相鎖定后輸出給NOR5，NOR5的Y端由“0”跳變?yōu)?ldquo;1”，通過INV3、NAND4使過充延時信號DELAY_OC由“1”變?yōu)?ldquo;0”、IN_LCB由“1”變?yōu)?ldquo;0”，再通過INV6使IN_LC由“0”變?yōu)?ldquo;1”，IN_LC、IN_LCB信號送電平移位電路處理后控制CO引腳輸出合適的低電平，從而實現(xiàn)過充電保護。

④非正常充電電流保護

當充電電流過大，充電檢測電路通過VM端檢測到后，輸出OUT_CDCB由“0”變?yōu)?ldquo;1”，NAND10的輸出端由“1”變?yōu)?ldquo;0”，NAND9的輸出由“0”變?yōu)?ldquo;1”，此后就和過充電保護過程一樣，最終控制CO輸出合適的低電平，以切斷充電回路，起保護作用，控制電路見圖4.2.7.在過放電保護起作用時，需要禁止非正常充電電流保護，所以還將CTRL_DO的信號送入NAND10的A端。這樣，在CTRL_DO由“1”變?yōu)?ldquo;0”時，使NAND10的Y端信號不受充電器檢測電路輸出OUT_CDCB的影響。

⑤過充電滯后信號的產(chǎn)生和解除

一旦過充電延時時間完成，過充電保護便開始起作用，IN_LC由“1”變?yōu)?ldquo;0”。此時，如果過流1比較器的輸出COMP_OCT1為“1”，CTRL_OC_REFB則由“0”變?yōu)?ldquo;1”，這就是過充電滯后信號；當過充電狀態(tài)結(jié)束時，IN_LC變?yōu)?ldquo;1”，CTRL_OC_REFB變?yōu)?ldquo;0”，過充電滯后解除。圖4.2.8是過充電滯后信號的組合邏輯電路圖。

另外，當過流1比較器的輸出COMP_OCT1為“0”時，即使在過充電保護起作用時，CTRL_OC_REFB也為“0”，過充電滯后解除。

⑥過流1保護控制

當過流1比較器的輸出端COMP_OCT1由“1”變?yōu)?ldquo;0”時，如圖4.2.9所示，信號通過INV8、NAND5后，將NOR8的B端置為“0”，此時NOR8的Y端將跟隨A端變化；同時，NAND5的輸出將NAND8輸出置為“1”，和前面分析類似，通過NOR10啟動計數(shù)器。當過流1的延時完成時，H5的延時信號送入NOR8的A端，NOR8輸出端由“0”變?yōu)?ldquo;1”，再通過NOR3、NAND1、NOR4使CTRL_DO由“1”變?yōu)?ldquo;0”，從而控制DO由“1”跳變?yōu)?ldquo;0”，起過流1保護作用。

另外由圖4.2.5可知，只要系統(tǒng)不是過放電狀態(tài)，NOR13的B端始終為“0”，而出現(xiàn)過流1時的A（CTRL_DO）端將由“1”變?yōu)?ldquo;0”，所以Y端（CTRL_M2B）將由“0”變?yōu)?ldquo;1”，控制M2導(dǎo)通，使過放電流從M2流走。

⑦過流2保護控制

當過流2比較器的輸出COMP_OCTB2由“0”變?yōu)?ldquo;1”時，如圖4.2.10所示，通過NAND6，使NOR7的B端由“1”變?yōu)?ldquo;0”，NOR7的輸出Y與輸入A成為反相關(guān)系。由于過流2的發(fā)生之前一定已經(jīng)有了過流1，因而計數(shù)器已經(jīng)啟動，延時的計時從過流1算起。



如果過流1發(fā)生后在2ms之內(nèi)進入過流2，則過流2延時2ms；因為過流1延時為8ms，如果過流1發(fā)生后在2ms之后8ms之前進入過流2，則過流2延時2ms與8ms之間。當過流2延時完成，NOR7的Y端由“0”變?yōu)?ldquo;1”，同樣通過NOR3、NAND1、NOR4使CTRL_DO從“1”變?yōu)?ldquo;0”，控制DO由“1”跳變?yōu)?ldquo;0”，起過流2保護作用。

4）功耗管理信號設(shè)計

①動態(tài)功耗管理控制

圖4.2.11（a）和（b）給出了產(chǎn)生動態(tài)功耗管理控制信號的組合邏輯圖，其中，圖（a）輸出信號PM_ODB用來控制過放電壓取樣電路，而（b）中輸出信號PM_OCB用來控制過放電壓取樣電路。



圖4.2.11（a）的電路工作原理如下：COMP_VM是負載檢測比較器輸出信號，其值為“1”時代表所接負載為充電器，此時NAND11輸出信號完全由過放延時輸出DELAY_ODB決定。正常工作時，DELAY_ODB為“0”，則經(jīng)過兩次反相后，PM_ODB輸出也為“0”，控制過放電壓取樣電路能正常工作；當出現(xiàn)了過放，在延時結(jié)束后，DELAY_ODB由“0”跳變?yōu)?ldquo;1”，則對應(yīng)PM_ODB也輸出“1”，關(guān)斷過放電電壓取樣電路。而在COMP_VM輸出“0”時，代表所接負載為放電負載，此時DELAY_ODB不再起作用，PM_ODB始終為“0”，保證能進行過放電電壓取樣。

圖4.2.11（b）中，當所接負載為充電器時，COMP_VM輸出為“1”，經(jīng)INV18反相后輸入NAND12，則此時NAND12的輸出與過充延時信號DELAY_OC無關(guān)，始終為“1”，則反相后PM_OCB始終為“0”，過充電電壓采樣不受影響。

但是在接上負載放電時，COMP_VM跳變?yōu)?ldquo;0”，此時NAND12輸出信號完全由過充延時輸出DELAY_OC決定。和前面分析相似，在放電情況下，正常工作時，DELAY_OC輸出為“1”，經(jīng)三級反相后PM_OCB輸出為“0”，過充電電壓采樣電路能正常工作；而當過充電產(chǎn)生并且延時結(jié)束后，DELAY_OC跳變?yōu)?ldquo;0”，反相后PM_OCB輸出為“1”切斷采樣通路。

②Power Down狀態(tài)控制Power Down狀態(tài)實現(xiàn)圖見圖4.2.12.當過放延時結(jié)束后，過放延時信號DELAY_ODB由“0”跳變到“1”，經(jīng)INV2反相后CTRL_M1由“1”跳變?yōu)?ldquo;0”，此時NOR2輸出狀態(tài)（POWERDB）由輸入端B（OUT_LS）來決定。CTRL_M1為低電平時，P1導(dǎo)通，將VM端電位升高，一旦VM電壓值升到比V DD低1.3V時，OUT_LS將變?yōu)榈碗娖?，因此POWERDB由“0”跳變到“1”，POWERD由“1”跳變?yōu)?ldquo;0”，從而使振蕩器、所有的比較器停止工作，系統(tǒng)進入低功耗狀態(tài)，也就是Power Down狀態(tài)。



從上述過程可知，Power Down狀態(tài)的實現(xiàn)有賴于VM電位的升高。雖然僅從進入Power Down狀態(tài)的角度來看，完全可以把DELAY_ODB端作為POWERDB直接輸出，但是此處強調(diào)進入Power Down狀態(tài)還要受VM控制，一個重要的原因是為了實現(xiàn)Power Down狀態(tài)的退出。因為一旦電路進入PowerDown狀態(tài)以后，過放比較器已停止工作，DELAY_ODB信號將保持不變。為了退出Power Down狀態(tài)，需對電池進行充電，充電后VM電位下降，OUT_LS電位升高，POWERDB可以由“1”跳變?yōu)?ldquo;0”，于是就實現(xiàn)了Power Down狀態(tài)的釋放。