100MHz 數(shù)字存儲(chǔ)示波表樣機(jī)的研究與試制----DSP 芯片的連接與配置(二)

4.3存儲(chǔ)空間的分配

TMS320VC5416的存儲(chǔ)空間分為三個(gè)部分：程序空間、數(shù)據(jù)空間、I/O空間。這三個(gè)地址空間的總尋址范圍為192K.由4.1節(jié)的介紹我們知道TMS320VC5416片內(nèi)駐有16KW的ROM和128KW的RAM.它們?cè)诔绦蚩臻g和數(shù)據(jù)空間的映射關(guān)系如圖4-1.

由圖我們可以看到，當(dāng)MP/MC＝0時(shí)，16KW的ROM映射到程序存儲(chǔ)空間地址為C000h～FFFFh空間。DARAM0～3駐留在數(shù)據(jù)空間的0000h～7FFFh.當(dāng)OVLY＝1時(shí)，DARAM0～3映射到程序空間每一頁的0000h～7FFFh，即訪問程序空間每一頁的0000h～7FFFh地址時(shí)，相當(dāng)于是訪問數(shù)據(jù)空間的DARAM0～3.DARAM4～7駐留在程序空間的018000h～01FFFFh，當(dāng)DROM＝1時(shí)，其映射到數(shù)據(jù)空間地址為8000h～FFFFh空間。程序與數(shù)據(jù)空間的相互映射可以減少存儲(chǔ)空間之間數(shù)據(jù)的相互調(diào)用，從而縮短指令的執(zhí)行時(shí)間，提高程序的運(yùn)行效率。SARAM0～3駐留在程序空間第二頁的028000h～02FFFFh，SARAM4～7駐留在程序空間第三頁的038000h～03FFFFh.它們都作為程序空間的一部分。

在本項(xiàng)目中，我們用512K×16Bit的Flash作為DSP的片外程序存儲(chǔ)空間擴(kuò)展，總線16位，用于16位方式的并行引導(dǎo)裝載和數(shù)據(jù)保存。其中既保存了用戶主程序、模擬Bootloader等程序，還保存了數(shù)據(jù)：如中英文字庫、DSO波形數(shù)據(jù)、設(shè)置等。另外，我們還用256K×16Bit的外部RAM作為DSP的片外數(shù)據(jù)存儲(chǔ)空間的擴(kuò)展。這256K RAM通過I/O擴(kuò)展（如圖4-2）分為8頁，每頁32K.當(dāng)要訪問數(shù)據(jù)存儲(chǔ)空間的高32K地址（8000h～FFFFh）時(shí)，可以根據(jù)RAM3_A[17..15]的值，選擇不同的頁去對(duì)應(yīng)數(shù)據(jù)存儲(chǔ)空間的高32K.

在硬件設(shè)計(jì)中，我們用VHDL語言編寫分配了程序和數(shù)據(jù)空間地址。部分程序代碼如下：

LIBRARY IEEE；

USE IEEE.STD_LOGIC_1164.ALL；

USE IEEE.STD_LOGIC_UNSIGNED.ALL；

ENTITY ENCODE IS

PORT（DSP_A[22..16]：IN STD_LOGIC_VECTOR（6 DOWNTO 0）；

DSP_PS，DSP_DS，A15：IN STD_LOGIC；

FLASH_CS，RAM_CS ： OUT STD_LOGIC；

）；

END ENTITY；

ARCHITECTURE BEHAV OF ENCODE IS

BEGIN

A：PROCESS（DSP_A[22..16]，DSP_PS）

BEGIN

IF（DSP_PS=0 ） THEN

IF（DSP_A=0 and A15=1） THEN

FLASH_CS＜＝0;

ELSIF(DSP_A=8 and A15=0)THEN

FLASH_CS＜＝0;

ELSIF(DSP_A>8 and DSP_A=15)THEN
FLASH_CS＜＝0;

ELSE

FLASH_CS＜＝1;

END IF;
ELSE

FLASH_CS＜＝1;

END IF;
IF(DSP_DS=0 AND A15=1) THEN

RAM_CS=0;

ELSE

RAM_CS=1;

END IF;

END PROCESS A;

從以上程序以及結(jié)合圖 4-1，我們可以得到程序和數(shù)據(jù)空間的地址分配如表4-2。

I/O空間也就是I/O端口地址譯碼，它主要是通過DSP的IOSTRB信號(hào)和DSP地址信號(hào)的配合譯碼地址，使之產(chǎn)生相應(yīng)操作的控制信號(hào)。如：時(shí)基選擇控制，預(yù)觸發(fā)控制，F(xiàn)IFO讀寫控制，峰值檢測(cè)功能選擇等等。它的具體電路實(shí)現(xiàn)如圖4-3.

第五章顯示控制電路

隨著通信、IT與多媒體市場(chǎng)的興起，耗電少、輻射低，易于攜帶的液晶（LCD）（liquid crystal display）成為手持儀器的首選。與CRT相比，液晶具有以下優(yōu)點(diǎn)：

◇低功耗。極低的工作電壓，只有3-5V，工作電流在幾個(gè)UA/（cm）*2.因此液晶顯示可以和大規(guī)模集成電路直接匹配，使便攜式電子計(jì)算機(jī)、電子儀表成為可能。

◇平板型結(jié)構(gòu)。液晶顯示基本結(jié)構(gòu)是由兩片玻璃組成的夾層盒。這種結(jié)構(gòu)的優(yōu)點(diǎn)，一是在使用上最方便，無論大型，小型，微型都很實(shí)用。

◇被動(dòng)顯示型。液晶顯示本身不發(fā)光而是靠調(diào)制外界光進(jìn)行顯示。

◇顯示信息量大。與CRT顯示相比，液晶顯示沒有蔭罩限制，像素可以做得很小，這對(duì)于未來的高清晰度電視。是個(gè)理想的選擇方案。

◇易于彩色化。液晶彩色化，非常容易，方法也很多，更可貴的是液晶的彩色是可以在色譜上非常準(zhǔn)確的復(fù)現(xiàn)，因此，不會(huì)產(chǎn)生色失真。

◇液晶顯示工作時(shí)，沒有電磁輻射。

◇長壽命。這種器件本身幾乎沒有什么劣化問題。因此壽命極長。

本項(xiàng)目中，我們選用了NANYA公司型號(hào)為LTBHB203E1K的黑白顯示屏。它是320×240點(diǎn)陣的LCD.內(nèi)部結(jié)構(gòu)如圖4-4所示。

一般LCD顯示都采用專用的液晶顯示控制模塊，實(shí)現(xiàn)屏幕分割，屏幕邏輯運(yùn)算等復(fù)雜的圖形功能。但這樣必須要由DSP來控制顯示模塊，而且其刷新頻率受到一定限制。示波表的實(shí)時(shí)性要求非常高，所以對(duì)刷新率要求也就很高，并且液晶顯示界面基本上只是顯示框架和實(shí)時(shí)波形等簡單的圖形，所以我們就直接用FPGA產(chǎn)生LCD所需要的各種顯示控制時(shí)序。

顯示控制電路主要由兩部分組成，一部分是LCD的時(shí)序控制電路，另一部分是顯示數(shù)據(jù)的傳輸電路。下面我們就將圍繞這兩個(gè)方面做詳細(xì)的介紹。

5.1顯示時(shí)序控制電路

此液晶共有16根對(duì)外引腳，其引腳分配表見表4-3，其中有三根信號(hào)線，一根控制線，八根數(shù)據(jù)線。移位脈沖信號(hào)CP是指當(dāng)來一個(gè)CP脈沖時(shí)，LCD讀取數(shù)據(jù)線上的數(shù)據(jù)拿去顯示。LP信號(hào)為行同步信號(hào)，即當(dāng)CP讀取完一行的數(shù)據(jù)后，產(chǎn)生一個(gè)LP信號(hào)，將數(shù)據(jù)鎖存起來。FLM信號(hào)為場(chǎng)同步信號(hào)，即每顯示完一屏數(shù)據(jù)產(chǎn)生一個(gè)FLM同步信號(hào)。D0～D7是顯示數(shù)據(jù)傳輸信號(hào)線，其中D4～D7數(shù)據(jù)線無效，也就是說一個(gè)CP只進(jìn)D0～D3四位數(shù)。DISPOFF控制信號(hào)是控制液晶是否顯示的，當(dāng)為1時(shí)顯示，為0時(shí)不顯示。

我們所使用的是320×240點(diǎn)陣黑白液晶，每個(gè)象素點(diǎn)只由一位數(shù)據(jù)表示。LCD顯示從第一行開始，每產(chǎn)生一個(gè)CP，讀取4位數(shù)據(jù)，這樣要顯示一行需要320/4=80個(gè)CP時(shí)鐘，而液晶是240行，所以LP的頻率是CP的1/80，F(xiàn)LM的頻率是LP的1/240.其各時(shí)鐘信號(hào)的時(shí)序圖如圖4-5所示。FLM的頻率一般要求在175Hz～185Hz之間，所以我們?cè)谠O(shè)計(jì)時(shí)把CP的頻率設(shè)置在3.1MHz左右。

顯示數(shù)據(jù)在FPGA內(nèi)傳輸和DSP內(nèi)部處理時(shí)我們是按兩位表示一個(gè)像素點(diǎn)來處理的，當(dāng)要顯示波形的時(shí)候，再將這兩位數(shù)相或后拿去顯示。這樣做的好處是只要稍許改變顯示數(shù)據(jù)的輸出方式，而不需對(duì)硬件和軟件做大的改動(dòng)，該系統(tǒng)就同樣可以適用于彩色液晶顯示屏。