100MHz 數(shù)字存儲示波表樣機(jī)的研究與試制----DSP 芯片的連接與配置(一)

第四章DSP芯片的連接與配置

DSP（Digital Signal Processor）作為可編程數(shù)字信號處理專用芯片是微型計(jì)算機(jī)發(fā)展的一個(gè)重要分支，也是數(shù)字信號處理理論實(shí)用化過程的重要技術(shù)工具。隨著微電子技術(shù)和數(shù)字信號處理技術(shù)的飛速發(fā)展，DSP的性能價(jià)格比不斷提高，并由于其體積小、成本低、易于產(chǎn)品化、可靠性高、易擴(kuò)展及方便地實(shí)現(xiàn)多機(jī)分布式并行處理等性能，在產(chǎn)品開發(fā)和科學(xué)研究的各個(gè)領(lǐng)域獲得了越來越多的廣泛應(yīng)用。

DSP的特點(diǎn)主要有以下幾個(gè)方面：

◇高速、高精度的運(yùn)算能力

DSP的實(shí)際應(yīng)用所面臨的最突出的問題就是算法的實(shí)時(shí)實(shí)現(xiàn)問題。無論模擬硬件功能的實(shí)時(shí)數(shù)字化軟件實(shí)現(xiàn)，還是特殊算法的實(shí)時(shí)處理等，都要求高速、高精度的運(yùn)算能力。因此，通常DSP都具有較快的指令執(zhí)行周期、并行的內(nèi)部指令執(zhí)行流水線，以及內(nèi)部集成的硬件乘法器，使運(yùn)算速度更快、運(yùn)算精度更高。

◇強(qiáng)大的數(shù)據(jù)通信能力

數(shù)字信號處理往往涉及較大的數(shù)據(jù)吞吐量，因此，DSP都具有DMA、串行/并行以及多CPU之間的通訊方式。

◇靈活的可編程性

通用DSP完全是通過編程來實(shí)現(xiàn)數(shù)字信號處理功能，因此，DSP配置片內(nèi)RAM和ROM，也可方便地?cái)U(kuò)展程序、數(shù)據(jù)及I/O空間。同時(shí)，允許ROM與RAM之間的直接數(shù)據(jù)傳送。時(shí)鐘頻率可通過內(nèi)部鎖相環(huán)電路調(diào)節(jié)。系統(tǒng)各種特性的器件軟硬件控制為編程的方便靈活提供了充分的空間。

◇低功耗設(shè)計(jì)

DSP可以工作于省電狀態(tài)，節(jié)省了能源。

目前，DSP的發(fā)展非常迅速。硬件結(jié)構(gòu)方面主要是向多處理器的并行處理結(jié)構(gòu)、便于外部數(shù)據(jù)交換的串行總線傳輸、大容量片上RAM和ROM、程序加密、增加I/O驅(qū)動能力、外圍電路內(nèi)裝化、低功耗等方面發(fā)展。軟件方面主要是綜合開發(fā)平臺的完善、使DSP的應(yīng)用開發(fā)更加靈活方便。以下我們將對本項(xiàng)目中所選用的DSP芯片和某些所用到的芯片重要引腳的具體連接方式以及DSP地址空間的分配作詳細(xì)的介紹。4.1 TMS320VC5416介紹

本項(xiàng)目中，我們選用了TI公司型號為TMS320VC5416的數(shù)字信號處理芯片。該芯片是16位定點(diǎn)DSP.它采用修正的哈佛結(jié)構(gòu)，程序與數(shù)據(jù)分開存放，內(nèi)部具有8條高度并行的總線。片上集成有在片的存儲器和在片的外設(shè)以及專門用途的硬件邏輯，并配備有強(qiáng)大的指令系統(tǒng)，使得該芯片具有很高的處理速度和廣泛的應(yīng)用適應(yīng)性。再加上采用的模塊化設(shè)計(jì)以及先進(jìn)的集成電路技術(shù)，芯片功耗小，成本低，自推出以來已廣泛應(yīng)用于各種專門用途的實(shí)時(shí)嵌入式系統(tǒng)和儀器中。下面對該芯片的結(jié)構(gòu)體系與關(guān)鍵特性予以簡單的介紹。

它的硬件結(jié)構(gòu)基本上分為3大塊：

1. CPU

●先進(jìn)的多總線結(jié)構(gòu)，具有1條程序存儲器總線、3條數(shù)據(jù)存儲器總線和4條地址總線。

●40位的算術(shù)邏輯單元（ALU），包括2個(gè)獨(dú)立的40位累加器、40位移位寄存器

●2個(gè)地址生成器

●17×17Bit的并行乘法器

2.存儲器系統(tǒng)：

●16K×16Bit的片內(nèi)程序ROM

● 128K×16Bit的片內(nèi)RAM，包括8塊8K×16Bit的片內(nèi)雙訪問DARAM和8塊8K×16Bit的片內(nèi)單訪問SARAM. 3.在片的外設(shè)與專用硬件電路：

●16位可編程定時(shí)器

●3個(gè)多通道緩沖串口（McBSP）

●8/16Bit并行主機(jī)接口

●在片的鎖相環(huán)時(shí)鐘發(fā)生器

另外，還具有符合IEEE1149.1標(biāo)準(zhǔn)的在片仿真接口，可與主機(jī)連接，用于開發(fā)應(yīng)用系統(tǒng)芯片的仿真。

4.2芯片引腳連接方式

本節(jié)將結(jié)合實(shí)際項(xiàng)目中引腳的具體連接方式對TMS320VC5416某些重要的引腳作詳細(xì)的介紹。

4.2.1數(shù)據(jù)信號引腳

1.地址信號線A[22..0]

地址信號線的A15～A0可以尋址外部程序、數(shù)據(jù)空間和I/O空間。而地址線的高7位A22～A16是專門用來尋址外部程序空間。

2.數(shù)據(jù)線D[15..0]

數(shù)據(jù)線是CPU核與外部程序、數(shù)據(jù)空間和I/O空間之間數(shù)據(jù)傳送的通道。

4.2.2初始化、中斷、復(fù)位操作引腳

1.用戶輸入中斷引腳INT[3..0]

該引腳為輸入引腳，低電平有效，是專門為用戶設(shè)置的外部中斷輸入。這些中斷可以通過對中斷屏蔽寄存器IMR的設(shè)置來調(diào)整它們的優(yōu)先級和決定是否屏蔽該中斷。項(xiàng)目中我們選用了INT0、INT1、INT2這三個(gè)中斷通道。

2.不可屏蔽中斷引腳NMI

該引腳也是專門為用戶設(shè)置的外部中斷輸入，低電平有效。但它與INT[3..0]的區(qū)別是：NMI是不受IMR屏蔽寄存器影響的，它是不可屏蔽中斷。項(xiàng)目中，我們直接把它接為高電平。

3.復(fù)位引腳RS

該引腳為輸入引腳，低電平有效。當(dāng)復(fù)位引腳有效時(shí)，DSP中斷執(zhí)行程序，強(qiáng)制程序指針指向0FF80h.項(xiàng)目中，該復(fù)位信號由FPGA2提供。

4.工作方式選擇信號引腳MP/MC

DSP有兩種工作模式：微型處理器模式和微型計(jì)算機(jī)模式。當(dāng)MP/MC置為高電平時(shí)，微處理器模式被選擇；低電平時(shí)，微型計(jì)算機(jī)模式被選擇。當(dāng)工作在微型計(jì)算機(jī)模式下時(shí)，DSP片內(nèi)ROM映射到程序空間的高16K字地址；工作在微處理器模式時(shí)，片內(nèi)ROM不映射到程序空間。項(xiàng)目中，我們在DSP上電復(fù)位時(shí)，將MP/MC設(shè)置為高電平，讓它處在微處理器工作模式，直接從外部FLASH的0FF80h地址開始執(zhí)行程序。該程序模擬DSP內(nèi)部的Bootloader功能：首先重新設(shè)置PMST、ST0、ST1等DSP配置寄存器，并將自己復(fù)制到內(nèi)部RAM中繼續(xù)運(yùn)行；然后再將用戶的主程序、用戶設(shè)定的中斷向量表從外部FLASH復(fù)制到內(nèi)部RAM中，第三步將DSP的工作模式設(shè)置為微型計(jì)算機(jī)工作模式，并且在程序最后遠(yuǎn)跳轉(zhuǎn)到地址1FF80h處，而該地址正是內(nèi)部RAM保存的用戶設(shè)定的中斷向量表起始地址，在該處又有一條跳轉(zhuǎn)指令使得程序最終跳轉(zhuǎn)至用戶主程序的起始地址。

4.2.3通用I/O端口引腳

1.外部標(biāo)志輸出引腳XF

該引腳為輸出引腳。項(xiàng)目中，我們主要用此引腳來實(shí)現(xiàn)DSP，F(xiàn)PGA2分時(shí)占用SRAM3地址和數(shù)據(jù)總線的控制信號。

4.2.4存儲器控制信號引腳

1.數(shù)據(jù)、程序、I/O空間選擇信號引腳DS、PS、IS

DSP的數(shù)據(jù)空間、程序空間、I/0空間是分開的。當(dāng)DS為低電平時(shí)，數(shù)據(jù)空間被選擇；PS為低電平時(shí)，程序空間被選擇；IS為低電平時(shí)，I/O空間被選擇。項(xiàng)目中，這三個(gè)選擇信號主要與DSP輸出的地址信號配合，產(chǎn)生相應(yīng)空間外部擴(kuò)展的選擇信號。

2. DSP讀寫信號引腳R/W

此信號主要表示當(dāng)DSP與外部器件進(jìn)行數(shù)據(jù)交換過程中數(shù)據(jù)的傳送方向。

3.外部數(shù)據(jù)存儲器選通信號引腳MSTRB

當(dāng)有外部總線訪問數(shù)據(jù)和程序空間時(shí)，該信號為低。項(xiàng)目中，該信號與DSP的讀寫信號配合產(chǎn)生外部擴(kuò)展數(shù)據(jù)和程序空間的讀寫信號。

4. I/O設(shè)備選通信號引腳IOSTRB

當(dāng)外部總線訪問DSP的I/O空間時(shí)，IOSTRB為低電平。項(xiàng)目中，該信號與DSP的讀寫信號配合產(chǎn)生外部I/O空間的讀寫信號。

5.時(shí)鐘輸入引腳X2/CLKIN

當(dāng)不選用DSP內(nèi)部時(shí)鐘信號時(shí)，此引腳作為外部時(shí)鐘的輸入引腳。項(xiàng)目中，我們在此引腳加上了10MHz的標(biāo)準(zhǔn)頻率信號。

6.時(shí)鐘模式選擇引腳CLKMD1、CLKMD2、CLKMD3

DSP有內(nèi)部時(shí)鐘、外部時(shí)鐘、PLL三種時(shí)鐘模式。這三個(gè)引腳主要用來在DSP復(fù)位時(shí)初始化時(shí)鐘模式選擇寄存器。寄存器中的內(nèi)容定義了時(shí)鐘的配置模式。具體的配置模式如表4-1.

項(xiàng)目中，我們選則第三種配置方式，即CLKMD1、CLKMD3接為低電平，CLKMD2接為高電平。

4.2.5多通道緩沖串行接口（McBSP）

TMS320VC5416中共有3個(gè)多通道緩沖串行接口，它主要完成DSP與配套外設(shè)之間的串行通信。它包括的引腳有：

1.接收串行數(shù)據(jù)時(shí)鐘信號BCLKR

它主要為DSP接收外部串行數(shù)據(jù)時(shí)提供數(shù)據(jù)轉(zhuǎn)移時(shí)鐘。

2.接收串行數(shù)據(jù)線BDR

它是外部串行數(shù)據(jù)輸入端。

3.接收串行數(shù)據(jù)幀同步信號BFSR

它主要的作用是保證接收串行數(shù)據(jù)的同步。

4.輸出串行數(shù)據(jù)時(shí)鐘信號BCLKX

它主要為DSP向外輸出串行數(shù)據(jù)提供數(shù)據(jù)轉(zhuǎn)移時(shí)鐘。

5.輸出串行數(shù)據(jù)線BDX

它是串行數(shù)據(jù)輸出端。

6.輸出串行數(shù)據(jù)幀同步信號BFSX

它主要保證輸出串行數(shù)據(jù)的同步。

（有關(guān)串行通信的內(nèi)容我們將在第六章《串行接口通信》做詳細(xì)的介紹。）

除了上述的引腳外，DSP還有測試引腳、主機(jī)接口引腳等。測試引腳是符合IEEE1149.1標(biāo)準(zhǔn)的在片仿真接口，主要是完成DSP的試驗(yàn)仿真。主機(jī)接口引腳主要是完成DSP與PC或其他主CPU間的通信。項(xiàng)目中，我們沒有用到主機(jī)接口引腳。