基于FPGA的視頻信號(hào)發(fā)生器設(shè)計(jì)與應(yīng)用研究

目前，對(duì)視頻信號(hào)采集、記錄和處理系統(tǒng)（視頻采集卡、圖像記錄儀和電視跟蹤系統(tǒng)等）的研究測(cè)試已經(jīng)十分廣泛。在對(duì)這些系統(tǒng)進(jìn)行測(cè)試的過(guò)程中，需要測(cè)試者提供符合該系統(tǒng)輸入制式要求的視頻信號(hào)。針對(duì)多種被測(cè)系統(tǒng)及被測(cè)指標(biāo)，測(cè)試者應(yīng)該提供不同種類和制式的視頻信號(hào)。以往對(duì)這些系統(tǒng)進(jìn)行測(cè)試時(shí)，人們經(jīng)常利用探測(cè)器對(duì)靶板進(jìn)行成像，將產(chǎn)生的視頻信號(hào)送入被測(cè)系統(tǒng)。該測(cè)試方法給系統(tǒng)評(píng)估引入兩方面的誤差：一是靶板的制作誤差，二是探測(cè)器本身的成像質(zhì)量偏差。針對(duì)這些誤差，國(guó)內(nèi)外逐漸使用能夠提供模擬圖像的視頻信號(hào)發(fā)生器來(lái)取代傳統(tǒng)的測(cè)試裝置^[1-3].現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）具有高集成度、高可靠性以及開(kāi)發(fā)工具智能化等特點(diǎn)，目前逐步成為復(fù)雜數(shù)字電路設(shè)計(jì)的理想首選[ 4].考慮到視頻信號(hào)時(shí)序要求嚴(yán)格以及硬件小型化的要求，選用FPGA來(lái)設(shè)計(jì)視頻信號(hào)發(fā)生器，與其他設(shè)計(jì)方法相比，極大地縮短了開(kāi)發(fā)周期，提高了測(cè)試精度。

1硬件實(shí)現(xiàn)

系統(tǒng)由USB通信模塊、FPGA控制模塊、視頻D/A模塊和輸出接口模塊組成。硬件組成如圖1所示。

1. 1工作原理

上位機(jī)經(jīng)過(guò)USB總線與FPGA進(jìn)行通信，將模擬目標(biāo)或靶板的信息以及其他控制信號(hào)傳送給FPGA.FPGA對(duì)接收到的數(shù)據(jù)進(jìn)行判斷和計(jì)算，最后輸出具有時(shí)序關(guān)系的數(shù)字信號(hào)。如果系統(tǒng)需要輸出模擬視頻信號(hào)，那么將數(shù)字信號(hào)送入視頻D/A轉(zhuǎn)換電路，輸出與被測(cè)系統(tǒng)制式相符的視頻信號(hào)；如果被測(cè)系統(tǒng)接收數(shù)字信號(hào)，那么將數(shù)字信號(hào)進(jìn)行調(diào)理后，直接送入被測(cè)系統(tǒng)。

1. 2與上位機(jī)通信方式的選擇

以前我們開(kāi)發(fā)的視頻信號(hào)發(fā)生器選擇了串口通信的方式與上位機(jī)進(jìn)行數(shù)據(jù)傳輸，該通信方式具有開(kāi)發(fā)簡(jiǎn)單，成本低的特點(diǎn)。但是在使用過(guò)程中發(fā)現(xiàn)了以下問(wèn)題：一是不支持熱插拔，接上視頻信號(hào)發(fā)生器后，主機(jī)需要重新啟動(dòng)；二是需要為視頻信號(hào)發(fā)生器單獨(dú)提供電源；三是數(shù)據(jù)傳輸慢，不利于系統(tǒng)的擴(kuò)展。

針對(duì)以上問(wèn)題，決定采用USB通信的方式。USB接口具有熱插拔、傳輸速度快以及便攜等特點(diǎn)^[5] ，能夠完全滿足本系統(tǒng)的設(shè)計(jì)要求。當(dāng)本系統(tǒng)接入PC的USB接口時(shí)， PC將固件自動(dòng)下載到USB接口芯片中，測(cè)試者只需要操作PC機(jī)上的應(yīng)用程序界面，就可以完成相關(guān)的測(cè)試工作。此外， USB接口提供的+5V電源，它的電流可以達(dá)到幾百mA，完全可以驅(qū)動(dòng)系統(tǒng)進(jìn)行正常工作（軟件仿真得到FPGA模塊在生成某種視頻信號(hào)時(shí)的功耗為100 mW左右)，省去了系統(tǒng)供電電源的設(shè)計(jì)工作，這樣縮小了系統(tǒng)體積，提高了系統(tǒng)的便攜性能。

1. 3 FPGA控制模塊FPGA控制模塊是整個(gè)系統(tǒng)的核心。

以生成標(biāo)準(zhǔn)CCIR制式視頻信號(hào)為例來(lái)介紹該模塊的設(shè)計(jì)方法。根據(jù)CCIR制式的電視信號(hào)標(biāo)準(zhǔn)，它采用隔行掃描的方式，每場(chǎng)312.5行，行頻15 625 Hz，場(chǎng)頻50 H z，水平有效像素點(diǎn)768，垂直有效像素點(diǎn)575.由于采用了隔行掃描的方式，視頻信號(hào)中就必須包含前后均衡脈沖。再加上場(chǎng)同步中的開(kāi)槽脈沖，這些脈沖信號(hào)的引入會(huì)提高輸出視頻圖像的質(zhì)量，因此模擬該類信號(hào)是該模塊設(shè)計(jì)的關(guān)鍵。

由于CC IR制式視頻信號(hào)屬于模擬信號(hào)，所以FPGA輸出的數(shù)據(jù)以及控制信號(hào)需要進(jìn)入D /A轉(zhuǎn)換電路。這里選用了AD公司的3路10位視頻D/A芯片，該芯片的輸入端是復(fù)合同步信號(hào)、復(fù)合消隱信號(hào)、時(shí)鐘信號(hào)、3路（R、G、B）圖像數(shù)據(jù)信號(hào)以及其他控制信號(hào)，最后輸出3路模擬視頻信號(hào)。

因此， FPGA控制模塊需要為視頻D/A轉(zhuǎn)換模塊提供以上所需的輸入信號(hào)。本文采用了模塊化的設(shè)計(jì)方法，利用Verilog硬件描述語(yǔ)言生成各種子模塊，再將這些子模塊進(jìn)行頂層的連接，最后輸出圖像數(shù)據(jù)及控制信號(hào)。模塊的總體結(jié)構(gòu)如圖2所示。

在設(shè)計(jì)各子模塊的過(guò)程中，充分利用了FPGA設(shè)計(jì)軟件時(shí)序仿真的功能，這給調(diào)試以及選取最優(yōu)模塊帶來(lái)極大的方便。圖3是利用M odelSmi SE 6. 0軟件仿真出的開(kāi)槽脈沖、均衡脈沖、行同步、行消隱和場(chǎng)消隱子模塊時(shí)序圖。

圖中， kcmc是開(kāi)槽脈沖模塊，其中高電平時(shí)間是4.7μs，低電平時(shí)間為27.3μs； jhmc代表前后均衡脈沖模塊，高電平29.65μs，低電平2.35μs；hsyn代表了行同步脈沖模塊，周期64μs，同步脈沖寬度4.7μs，前肩1.5μs，后肩5.8μs； hblnk是行消隱信號(hào)模塊，消隱脈沖寬度12μs.在本系統(tǒng)中，利用FPGA的下載配置軟件生成系統(tǒng)的配置文件（MCS格式），然后經(jīng)JTAG口將配置文件下載到FPGA控制模塊的PROM中。當(dāng)系統(tǒng)每次加電后，PROM將其存儲(chǔ)的文件配置到FPGA中， FPGA開(kāi)始正常工作，實(shí)現(xiàn)相應(yīng)的功能。針對(duì)這個(gè)特點(diǎn)，可以根據(jù)測(cè)試需要隨時(shí)更新配置文件，完成不同種類被測(cè)系統(tǒng)的測(cè)試工作，使測(cè)試工作更具有靈活性。

1. 4視頻D/A轉(zhuǎn)換模塊

將系統(tǒng)輸出的標(biāo)準(zhǔn)和非標(biāo)準(zhǔn)模擬視頻信號(hào)進(jìn)行比較，發(fā)現(xiàn)它們有類似的地方，即都包含同步信號(hào)，而且對(duì)同步信號(hào)電平有特定的要求。標(biāo)準(zhǔn)視頻信號(hào)中要求同步電平比消隱電平低0. 3 V，某型裝備輸出的非標(biāo)準(zhǔn)視頻信號(hào)要求同步電平嚴(yán)格控制在- 0. 3 V.同步電平的這些特性就要求設(shè)計(jì)者必須合理選擇視頻D /A轉(zhuǎn)換芯片。

在本系統(tǒng)中選取了AD公司的三路10位視頻D/A芯片。只要對(duì)該芯片的輸入端（復(fù)合同步、消隱信號(hào)、時(shí)鐘信號(hào)，數(shù)據(jù)信號(hào)等）進(jìn)行編程，系統(tǒng)就可以輸出不同制式的模擬視頻信號(hào)。表1是本系統(tǒng)設(shè)計(jì)采用的視頻輸出真值表^[6].

根據(jù)該真值表，利用FPGA嚴(yán)格控制它們的時(shí)序關(guān)系，就可以產(chǎn)生多種制式的模擬視頻信號(hào)，該方法增強(qiáng)了視頻信號(hào)發(fā)生器的擴(kuò)展性和通用性。視頻D /A轉(zhuǎn)換電路板及同軸電纜輸出接口實(shí)物如圖4所示。

2系統(tǒng)在電視跟蹤性能檢測(cè)中的應(yīng)用研究

2.1 電視跟蹤性能指標(biāo)和檢測(cè)方法

電視跟蹤箱是電視跟蹤系統(tǒng)中實(shí)現(xiàn)跟蹤和搜索的關(guān)鍵部分。傳統(tǒng)的電視跟蹤箱跟蹤性能測(cè)試采用的是室內(nèi)標(biāo)志法和機(jī)械靶標(biāo)法等，這些測(cè)試方法中提供的模擬目標(biāo)具有精度低和可控性差的缺點(diǎn)^[7].后來(lái)出現(xiàn)了基于ISA總線的模擬目標(biāo)卡，但是該卡使用時(shí)必須插在PC的插槽上，同時(shí)該測(cè)試儀器的體積較大，而且擴(kuò)展性不好。

可以利用基于FPGA的視頻信號(hào)發(fā)生器完成電視跟蹤性能的檢測(cè)。

最小跟蹤目標(biāo)、最小跟蹤對(duì)比度、跟蹤速度、目標(biāo)捕獲概率等是評(píng)價(jià)電視跟蹤箱跟蹤性能的重要指標(biāo)[ 8].針對(duì)這些指標(biāo)，要求本視頻信號(hào)發(fā)生器輸出的模擬目標(biāo)，在速度、運(yùn)動(dòng)方式、對(duì)比度、視場(chǎng)中位置和大小上具有可控的功能。

以最小跟蹤目標(biāo)測(cè)試來(lái)說(shuō)明該功能的實(shí)現(xiàn)方法。最小跟蹤目標(biāo)測(cè)試要求模擬目標(biāo)是運(yùn)動(dòng)目標(biāo)，測(cè)試過(guò)程中，測(cè)試者通過(guò)改變模擬目標(biāo)的大小來(lái)觀察波門(mén)的跟蹤或搜索狀態(tài)，從而判斷出最小跟蹤目標(biāo)大小。因此，需要在FPGA內(nèi)部通過(guò)一定的算法來(lái)滿足測(cè)試系統(tǒng)對(duì)模擬目標(biāo)提出的要求。圖5是本項(xiàng)測(cè)試中水平往返運(yùn)動(dòng)目標(biāo)生成的算法流程圖。

2.2 測(cè)試結(jié)果分析運(yùn)用

該視頻信號(hào)發(fā)生器對(duì)某型電視跟蹤系統(tǒng)電視跟蹤箱進(jìn)行跟蹤性能測(cè)試，測(cè)試時(shí)將視頻信號(hào)發(fā)生器與被測(cè)電視跟蹤箱連接，然后設(shè)定被測(cè)裝備的某些工作參數(shù)，最后獲得了該裝備的部分跟蹤性能參數(shù)。測(cè)試結(jié)果如表2所示。從跟蹤性能測(cè)試結(jié)果中可以看出，最小跟蹤目標(biāo)在3 @ 3~ 4 @ 4像素之間，最小跟蹤對(duì)比度在3% ~ 4%之間，水平最大跟蹤速度在4. 22~ 4. 24視場(chǎng)/秒之間，捕獲概率始終為100% ，它們的變化幅度始終都控制在設(shè)計(jì)要求的范圍內(nèi)。

同時(shí)，使用一臺(tái)標(biāo)定后的某型電視跟蹤檢測(cè)儀對(duì)被測(cè)電視跟蹤箱進(jìn)行測(cè)試，得到的測(cè)試結(jié)果基本與表2中的相吻合，從而驗(yàn)證了本視頻信號(hào)發(fā)生器的工作可靠性。

圖6和圖7是在測(cè)試前將本視頻信號(hào)發(fā)生器接入某圖像采集卡獲取的模擬目標(biāo)圖像。

3結(jié)論

基于FPGA的視頻信號(hào)發(fā)生器可以滿足多種被測(cè)視頻輸入系統(tǒng)對(duì)視頻信號(hào)制式的要求。它采用USB技術(shù)完成與上位機(jī)的通信，解決了工作電源的問(wèn)題，提高了該系統(tǒng)的通用性和擴(kuò)展性。將該視頻信號(hào)發(fā)生器應(yīng)用在某型電視跟蹤系統(tǒng)電視跟蹤箱的跟蹤性能測(cè)試中，獲得了該裝備的部分電視跟蹤性能參數(shù)，通過(guò)分析實(shí)驗(yàn)數(shù)據(jù)，證明了該系統(tǒng)具有測(cè)試精度高、工作穩(wěn)定性好的特點(diǎn)?？梢哉f(shuō)該視頻信號(hào)發(fā)生器能夠?yàn)闇?zhǔn)確評(píng)估裝備的戰(zhàn)斗性能提供必要的技術(shù)保障。今后，可以對(duì)該系統(tǒng)進(jìn)行擴(kuò)展，將它應(yīng)用在更多的測(cè)試領(lǐng)域中，所以其應(yīng)用前景十分廣泛。