高加速度下的時(shí)鐘源管理

引言

在高加速度環(huán)境下，由于石英晶體振蕩器本身的機(jī)械特性，它在100000g的情況下，自身就有損壞的可能。而硅振蕩器啟動(dòng)一致和快速，不像RC電路那樣易受到性能欠佳問題的阻擾。標(biāo)準(zhǔn)的硅片制造和組裝技術(shù)意味著，硅振蕩器本身不受沖擊和震動(dòng)影響，也沒有磨損問題。

為了降低晶振的加速度敏感度，已經(jīng)開展了大量的研究工作，提出了各種改進(jìn)和補(bǔ)償?shù)姆椒ǎ爬ㄆ饋矸譃閮深悾簾o源法和有源法。

無源法有選用新切型晶體、改進(jìn)品體結(jié)構(gòu)安裝和加工工藝、雙晶體配對(duì)，以及振動(dòng)隔離措施等。有源法是將振動(dòng)效應(yīng)通過傳感器、放大器反饋到振蕩電路或晶體上去，包括控制變?nèi)莨苎a(bǔ)償法和控制晶體極化效應(yīng)補(bǔ)償法，還有通過單片機(jī)控制其電壓來調(diào)節(jié)晶振的頻率。而以上這些方法普遍存在系統(tǒng)復(fù)雜、實(shí)現(xiàn)困難、限制嚴(yán)格等弊端，無法普及推廣。

為此，提出采用硅振蕩器和晶振在高加速度下轉(zhuǎn)換的方法實(shí)現(xiàn)兩種振蕩器優(yōu)勢(shì)互補(bǔ)，采用頻率合成的方法給出轉(zhuǎn)換的條件，并通過實(shí)驗(yàn)來驗(yàn)證其可行性。

1 實(shí)驗(yàn)原理

選用的晶體振蕩器與硅振蕩器的數(shù)學(xué)模型為：

u1(t)=U1cos(w1t+θ1) (1)

u2(t)=U2cos(w2t+θ2) (2)

通過鎖相環(huán)和低通濾波器后的輸出為：

當(dāng)u1(t)和u2(t)的相位差為0時(shí)，(w2-w1)t+(θ2-θ1)為0，此時(shí)的uo(t)的幅值為最大。而要讓u1(t)和u2(t)能平穩(wěn)轉(zhuǎn)換，則要保證它們的相位差為，即使uo(t)的幅值為時(shí)開始轉(zhuǎn)換，此時(shí)選用電壓比較器來控制。

2 轉(zhuǎn)換電路設(shè)計(jì)

先將uo(t)接正極，接負(fù)極，作為電壓比較器的兩個(gè)輸入。當(dāng)uo(t)大于時(shí)，輸出C為0，反之則為1。外部榆測(cè)信號(hào)C是否為0，若為0，則外部信號(hào)G給一個(gè)上升沿信號(hào)作為切換允許的條件，并停止檢測(cè)C的狀態(tài)，此時(shí)選擇硅振蕩器為輸出時(shí)鐘。選擇器的選擇信號(hào)S由D觸發(fā)器來產(chǎn)生，其中D觸發(fā)器的邏輯關(guān)系為當(dāng)C為0、G為上升沿時(shí)輸出Q為Q’，當(dāng)C為1、G為上升沿時(shí)輸出Q為Q，所以D觸發(fā)器的輸人為C’Q’+CQ。轉(zhuǎn)換框圖如圖1所示。


3 實(shí)驗(yàn)結(jié)果與分析

通過電路設(shè)計(jì)在示波器上觀察其輸出結(jié)果，如圖2～圖4所示。

圖2為晶振的模擬通道和數(shù)字通道的對(duì)比圖。圖3為在頻率合成圖幅值是之間硅振蕩器和晶振的相位對(duì)比圖。圖4為總體波形圖，包括頻率合成圖、硅振蕩器輸出圖和晶振的邏輯分析輸出圖。

從圖3中可以清晰地看出，在范圍之內(nèi)相位差是比較小的，上升沿的轉(zhuǎn)換是可以一致的。而在范圍之外相位差就比較大了，上升沿與下降沿相對(duì)應(yīng)，轉(zhuǎn)換會(huì)有跳變，不能實(shí)現(xiàn)平穩(wěn)轉(zhuǎn)換。通過平穩(wěn)轉(zhuǎn)換電路實(shí)現(xiàn)的轉(zhuǎn)換跳變不明顯，示波器上沒有明顯的跳變反應(yīng)。

4 結(jié)論

通過實(shí)驗(yàn)得出的波形與理論相符，在平穩(wěn)轉(zhuǎn)換條件下能夠?qū)崿F(xiàn)穩(wěn)定轉(zhuǎn)換，這為下一步在高加速度條件下實(shí)現(xiàn)時(shí)鐘的精度校準(zhǔn)提供了可行依據(jù)，也為其他的諸如單片機(jī)芯片不同頻率下的轉(zhuǎn)換提供了實(shí)驗(yàn)依據(jù)和簡(jiǎn)易方法。