<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 為物聯(lián)網(wǎng)設(shè)計(jì)愁白頭?FPGA原型系統(tǒng)讓你找到新思路

          為物聯(lián)網(wǎng)設(shè)計(jì)愁白頭?FPGA原型系統(tǒng)讓你找到新思路

          作者: 時(shí)間:2017-06-04 來(lái)源:網(wǎng)絡(luò) 收藏

          當(dāng)我們談?wù)?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/物聯(lián)網(wǎng)">物聯(lián)網(wǎng) (IoT) 的時(shí)候,不夸張地說(shuō),它可以將我們所使用的智能設(shè)備互相連接,彼此分享大量的數(shù)據(jù),從而使我們的生活更高效。這不僅僅是消費(fèi)者對(duì)智能家居、娛樂(lè)和的需求,也是工業(yè)、軍事和政府應(yīng)用,如智慧城市和工廠等改變了連接局面。

          本文引用地址:http://www.ex-cimer.com/article/201706/348645.htm

          從非常小到巨大

          當(dāng)我們從這個(gè)角度來(lái)探討,我們了解到這些設(shè)備的范圍可以從最小的設(shè)計(jì),由少量傳感器和驅(qū)動(dòng)器組成的僅幾百萬(wàn)門規(guī)模的機(jī)器,到極其復(fù)雜的機(jī)器包含幾百個(gè)傳感器和數(shù)十億門的規(guī)模。無(wú)論規(guī)模和復(fù)雜度, 這些智能系統(tǒng)都需要大量的軟件和真實(shí)環(huán)境測(cè) 試,特別是在整合商業(yè) IP的過(guò)程中。所有的案例都提到了連接的可互操作性、復(fù)雜的控制和測(cè)試效率,這些都 迫使設(shè)計(jì)團(tuán)隊(duì)不得不重新思考其發(fā)展策略。再加消費(fèi)類物聯(lián)網(wǎng)設(shè)備對(duì)產(chǎn)品上市時(shí)間的壓力,很顯然工程師需要適當(dāng)?shù)慕?決方案來(lái)解決這些問(wèn)題。

          讓你在設(shè)計(jì)初期信心倍增

          基于 的原型系統(tǒng)是專門針對(duì)物聯(lián)網(wǎng)設(shè)備的設(shè)計(jì)和驗(yàn)證的復(fù)雜性需求。隨著原型技術(shù)在設(shè)計(jì)分割以及多 聯(lián) 合調(diào)試領(lǐng)域的進(jìn)步,基于 的原型系統(tǒng)不僅可以滿足百萬(wàn)門級(jí)的設(shè)計(jì)需求,還可以實(shí)現(xiàn)設(shè)計(jì)規(guī)模高達(dá)15 億門。基 于FPGA 的原型系統(tǒng)允許設(shè)計(jì)人員在硅芯片可用之前就可以在一個(gè)全功能的硬件平臺(tái)上先行開(kāi)發(fā)和測(cè)試他們的系統(tǒng)級(jí)軟 件。硬件原型是唯一的可用于早期的實(shí)際軟件開(kāi)發(fā)和測(cè)試的解決方案。軟件模型無(wú)法提供像硬件平臺(tái)那樣的準(zhǔn)確性和可 靠性下的速度和容量。

          即使是最小的設(shè)計(jì)也必須面臨非常復(fù)雜的軟 件問(wèn)題,需要大量嚴(yán)苛的測(cè)試,花費(fèi)驚人。 這種類型的測(cè)試的性質(zhì)是可以運(yùn)行,但上市 時(shí)間窗可能面臨考驗(yàn)。“仿真VS 原型系統(tǒng) –性能曲線圖”這篇文章在FPGA 原型驗(yàn)證 速度和測(cè)試好處等方面進(jìn)行了深入的探討。 盡管最初設(shè)置原型系統(tǒng)可能花費(fèi)數(shù)周時(shí)間, 但在初始設(shè)置后短時(shí)間內(nèi)進(jìn)行大量的測(cè)試。 以最小速度(5 兆赫)或者四周的初始設(shè)置時(shí) 間計(jì)算,F(xiàn)PGA 原型可以完成數(shù)量驚人測(cè) 試,這遠(yuǎn)高于其他解決方案。

          事務(wù)處理器是物聯(lián)網(wǎng)設(shè)計(jì)成功的關(guān)鍵

          基于FPGA 的原型系統(tǒng)是非常適合呈現(xiàn)設(shè)計(jì)從RTL 映射到FPGA。然而,許多物聯(lián)網(wǎng)設(shè)計(jì)不可能完全映射到FPGA, 或者可能部分設(shè)計(jì)仍然只能以C++ 或SystemC 等行為模型描述。在這些情況下,事務(wù)級(jí)接口能夠橋接行為模型和真實(shí) 硬件。

          這些事務(wù)處理器提供了一種交互方式,使得主機(jī)上運(yùn)行的軟件和基于FPGA 的原型系統(tǒng)可以相互通信,通常包括內(nèi)存、 處理器和高速接口等。S2C 獨(dú)有的申請(qǐng)專利的 Prodigy ProtoBridge? 系統(tǒng)正是允許這種類型的高速通信一個(gè)解決方案。 ProtoBridge 提供軟件程序和基于AXI 總線的硬件接口。其中有兩個(gè)關(guān)鍵部分:連接到PC 主機(jī)的AXI 到PCIe 橋接模塊,通過(guò)橋接模塊進(jìn)行通信的C-API 函數(shù)庫(kù)。該 軟件為設(shè)計(jì)人員創(chuàng)建了基于 ARM 系統(tǒng)提供了新的靈活 性,并且PCIe 接口的傳輸速度高達(dá)1000MB/s,為數(shù)據(jù) 密集型應(yīng)用提供了一個(gè)完美的開(kāi)發(fā)平臺(tái)。

          這樣的系統(tǒng)允許設(shè)計(jì)人員將FPGA 原型系統(tǒng)的優(yōu)勢(shì)最大 化,包括在項(xiàng)目中進(jìn)行早期算法驗(yàn)證、IP 設(shè)計(jì)、仿真加 速度和邊界測(cè)試的驗(yàn)證等等。FPGA 原型系統(tǒng)結(jié)合事務(wù) 處理器接口可能在整個(gè)設(shè)計(jì)流程中進(jìn)行一系列的有趣的 應(yīng)用。

          完善的解決方案

          除了 Prodigy ProtoBridge 系統(tǒng)在物聯(lián)網(wǎng)設(shè)計(jì)中起重要作用,S2C 的Prodigy 完整原型平臺(tái)還可以為物聯(lián)網(wǎng)設(shè)計(jì)流程的 各個(gè)方面提供解決方案。我們提供最全面的原型驗(yàn)證系統(tǒng)以適合您的設(shè)計(jì)規(guī)模,以及最豐富的預(yù)測(cè)試原型 IP 庫(kù)和參考設(shè) 計(jì)流程,加速和簡(jiǎn)化您的原型驗(yàn)證過(guò)程。我們的 Prodigy Player Pro 軟件可協(xié)助您進(jìn)行原型配置,并提供遠(yuǎn)程系統(tǒng)監(jiān)視 和控制功能。在編譯功能在PlayerPro提供了先進(jìn)的設(shè)計(jì)分割功能,即將發(fā)布的Prodigy MulTI-Debug 模塊則可以緩解 多顆FPGA 聯(lián)合調(diào)試的任務(wù)。S2C 的 Prodigy FPGA 原型系統(tǒng)解決方案是目前市場(chǎng)上最全面的能幫助您實(shí)現(xiàn)物聯(lián)網(wǎng)設(shè)計(jì) 的解決方案。



          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();