<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應用 > 超強寬幅圖像處理系統(tǒng)可以這樣設(shè)計,圖像存儲、壓縮與回放統(tǒng)統(tǒng)實現(xiàn)

          超強寬幅圖像處理系統(tǒng)可以這樣設(shè)計,圖像存儲、壓縮與回放統(tǒng)統(tǒng)實現(xiàn)

          作者: 時間:2017-06-04 來源:網(wǎng)絡 收藏

          項目背景及可行性分析

          本文引用地址:http://www.ex-cimer.com/article/201706/348669.htm
          1. 項目名稱、項目的主要內(nèi)容及目前的進展情況

          項目名稱:寬幅圖像存儲、壓縮與回放系統(tǒng)的研制與開發(fā)。本項目主要由兩部分構(gòu)成,包括編碼板和解碼板的開發(fā)與調(diào)試。編碼板主要完成拍攝數(shù)據(jù)的無損存儲和實時壓縮,解碼板主要完成壓縮數(shù)據(jù)的實時解碼和PC回放。目前,編碼板與解碼板可協(xié)同工作,完成圖像存儲、壓縮與解壓等基本功能,同時還能在PC上對解壓圖像進行回放。

          1. 項目關(guān)鍵技術(shù)及創(chuàng)新點

          本項目關(guān)鍵技術(shù)之一是高速大容量存儲通道的設(shè)計,該設(shè)計摒棄了當前廣泛采用的由操作系統(tǒng)控制硬盤進行存儲的模式,轉(zhuǎn)而采用在硬件底層上直接對硬盤進行控制,同時輔以SDRAM作為大容量高速數(shù)據(jù)緩存,極大地提高了硬盤的存儲速率。本系統(tǒng)設(shè)計的另一亮點,即采用并行工作的方式,實現(xiàn)壓縮碼流傳輸時間的復用,極大提高了系統(tǒng)效率。在該方式下,數(shù)據(jù)發(fā)送任務由實現(xiàn),縮短了DSP在數(shù)據(jù)發(fā)送任務上的時間開銷,做到了圖像壓縮和數(shù)據(jù)傳送的并行操作,對相機拍攝間隔時間的縮短起到了主要的作用。

          1. 技術(shù)成熟性和可靠性

          在硬件設(shè)計上,本項目在設(shè)計之初便考慮了系統(tǒng)可靠性問題,對編碼板和解碼板采用鏡像設(shè)計方法,使得系統(tǒng)調(diào)試更為簡便,同時也增強了系統(tǒng)的可靠性。在軟件設(shè)計上,以FIFO為基礎(chǔ)的接口同步方案以及乒乓操作等數(shù)據(jù)緩存技術(shù)的使用,提高了軟件在數(shù)據(jù)處理方面的可靠性。同時,基于的SDRAM、ATA外圍存儲設(shè)備控制在本小組所在實驗室已是成熟技術(shù)。我們對系統(tǒng)連續(xù)進行200次拍照存儲壓縮試驗,所測數(shù)據(jù)完全正確,這從一個側(cè)面驗證了系統(tǒng)的可靠性。

          項目實施方案

          1. 方案基本功能框圖及描述

          、壓縮和傳輸部分:

          寬幅圖像數(shù)據(jù)量龐大,單幅圖像約20MB,介質(zhì)采用ATA接口標準的固態(tài)硬盤。現(xiàn)行ATA接口標準在PIO模式下的存儲速率理論值為16.7MB/s,而CCD提供的數(shù)字接口速率約為25MHz,因此,系統(tǒng)采用SDRAM作為圖像緩存。在硬件結(jié)構(gòu)上,SDRAM和硬盤均由FPGA控制,該模塊實現(xiàn)了一條完整的高速大容量存儲通道,可在2秒內(nèi)完成單幅原始圖像數(shù)據(jù)的存儲。

          由于采用RS422接口,傳輸速率有限,不能直接將原始數(shù)據(jù)進行傳輸,因此需要進行圖像壓縮。系統(tǒng)采用專用JPEG2000壓縮芯片ADV202,在DSP控制下讀取硬盤數(shù)據(jù),對圖像進行分塊壓縮。

          數(shù)據(jù)傳輸采用RS422接口,傳輸速率2Mb/s,在圖像壓縮比10:1的情況下,單幅圖像壓縮碼流傳輸時間約8s。本系統(tǒng)采用數(shù)據(jù)傳輸與并行工作的方式,實現(xiàn)壓縮碼流傳輸時間的復用,極大提高了系統(tǒng)效率。在該方式下,DSP操做ADV202對圖像進行分塊壓縮,并將當前分割圖像壓縮數(shù)據(jù)快速傳達SRAM,隨后,F(xiàn)PGA操作SRAM從中讀出數(shù)據(jù),并按RS422接口標準發(fā)送。事實上,在FPGA進行數(shù)據(jù)傳輸?shù)耐瑫r,DSP已經(jīng)開始下一分割圖像的壓縮。這其實是資源與速度互換原則的體現(xiàn)。

          圖像回放部分:

          ① 數(shù)據(jù)接收

          數(shù)據(jù)接收主要由FPGA控制完成,有兩大任務,一是將有效數(shù)據(jù)從傳輸幀結(jié)構(gòu)中提取出來,二是將壓縮圖像數(shù)據(jù)和系統(tǒng)參數(shù)數(shù)據(jù)分離。實現(xiàn)時,F(xiàn)PGA控制兩片SRAM乒乓操作實現(xiàn)壓縮數(shù)據(jù)的接收,其中每片SRAM負責存放一幅完整的圖像壓縮數(shù)據(jù),保證輸入數(shù)據(jù)流和輸出數(shù)據(jù)流連續(xù)不斷,使得數(shù)據(jù)接收更加高效、穩(wěn)定。

          ② 數(shù)據(jù)解壓

          數(shù)據(jù)解壓部分整體上同數(shù)據(jù)壓縮部分成鏡像關(guān)系,采用專用的JPEG2000壓縮芯片ADV202,在DSP的控制下讀取存儲在SRAM中的壓縮圖像數(shù)據(jù),對圖像進行分塊解壓。

          ③ 數(shù)據(jù)回放

          數(shù)據(jù)回放部分主要通過PCI接口將圖像解壓數(shù)據(jù)和系統(tǒng)參數(shù)傳至PC進行顯示。PCI接口由PCI9054實現(xiàn),在PCI局部總線端采用Scatter/Gather DMA模式接收數(shù)據(jù)。PCI DMA傳輸時序和DSP并不兼容,因此,同步數(shù)據(jù)接口采用FIFO存取方法,通過FPGA實現(xiàn)從DSP到PCI數(shù)據(jù)接收端口的時序轉(zhuǎn)化。

          1. 需要的開發(fā)平臺

          以FPGA為樞紐的硬件平臺開發(fā)需要FPGA具有豐富的IO引腳和足夠的邏輯資源。本項目在Spartan3系列的FPGA下進行開發(fā),開發(fā)軟件包括ISE8.2,ChipScope以及ModelSim等。

          1. 方案實施過程中需要開發(fā)的模塊

          主要開發(fā)模塊包括:高速緩存系統(tǒng)模塊、硬盤控制模塊、RS422發(fā)送控制模塊、數(shù)據(jù)接收模塊、PCI接口模塊等。模塊開發(fā)主要由仿真和實測兩部分構(gòu)成。

          1. 系統(tǒng)最終要達到的性能指標

          系統(tǒng)最終在10秒內(nèi)完成一幅寬幅圖像的存儲、壓縮、傳輸和回放功能。



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();