多路數(shù)字視頻光纖傳輸系統(tǒng)的設(shè)計(jì)，軟硬件架構(gòu)

項(xiàng)目背景及可行性分析

1. 項(xiàng)目名稱、項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況

（1）項(xiàng)目名稱：基于XC2VP30的多路數(shù)字視頻光纖傳輸系統(tǒng)的設(shè)計(jì)

（2）項(xiàng)目的主要內(nèi)容：項(xiàng)目的內(nèi)容是設(shè)計(jì)了一種多路數(shù)字視頻光纖傳輸系統(tǒng)，典型的設(shè)計(jì)是8路數(shù)字視頻的光纖傳輸，技術(shù)上主要的利用數(shù)據(jù)壓縮和時(shí)分復(fù)用技術(shù)實(shí)現(xiàn)多路數(shù)字視頻的實(shí)時(shí)傳輸，設(shè)計(jì)的內(nèi)容主要包括A/D和D/A、并串/串并、視頻壓縮/解壓縮、信道編碼/解碼以及電光/光電五個(gè)部分，其中并串轉(zhuǎn)換、視頻壓縮解壓縮、信道編碼采用XC2VP30 FPGA芯片實(shí)現(xiàn)。項(xiàng)目在圖像遠(yuǎn)傳領(lǐng)域有很好的應(yīng)用價(jià)值。

（3）目前的進(jìn)展情況：方案論證已經(jīng)完成，軟件設(shè)計(jì)即將完成。

2. 項(xiàng)目關(guān)鍵技術(shù)及創(chuàng)新點(diǎn)的論述

（1）關(guān)鍵技術(shù)：本設(shè)計(jì)的關(guān)鍵部分在于采用FPGA技術(shù)實(shí)現(xiàn)視頻壓縮設(shè)計(jì)和線路碼編解碼設(shè)計(jì)。壓縮設(shè)計(jì)采用LZW算法實(shí)現(xiàn)，信道編碼利用XC2VP30的高速串行收發(fā)模塊將并行信號(hào)變?yōu)橐宦犯咚俅行盘?hào)。LZW算法是一種無損壓縮算法，具有實(shí)時(shí)性、壓縮效率高的特點(diǎn)，可對(duì)不同的數(shù)據(jù)流進(jìn)行自適應(yīng)壓縮。信道編碼及冰川轉(zhuǎn)換利用MGT實(shí)現(xiàn)，千兆位高速串行收發(fā)器（MGT）是嵌入在XC2VP30內(nèi)的模塊，是可編程的全雙工高速串行收發(fā)器模塊，速率最高可達(dá)3.125Gb/s.用FPGA技術(shù)實(shí)現(xiàn)以上設(shè)計(jì)，除了滿足了新的帶寬需求和降低系統(tǒng)成本之外，還可極大的簡(jiǎn)化系統(tǒng)設(shè)計(jì)，提高系統(tǒng)的可擴(kuò)展性、可升級(jí)能力。

（2）創(chuàng)新點(diǎn)：利用FPGA技術(shù)實(shí)現(xiàn)光纖傳輸系統(tǒng)的主要功能，不同于專用IC的創(chuàng)新點(diǎn)是

①充分利用了XC2VP30的技術(shù)特點(diǎn)，在實(shí)現(xiàn)高速的信息處理時(shí)，使系統(tǒng)的硬件設(shè)計(jì)最簡(jiǎn)單化。

②相對(duì)于市場(chǎng)上的大部分利用ASIC實(shí)現(xiàn)的光端機(jī)來講，具有價(jià)格上的優(yōu)勢(shì)。

③本系統(tǒng)采用了一種無損壓縮技術(shù)，在不損失傳輸質(zhì)量的條件下提高系統(tǒng)傳輸?shù)娜萘俊?/p>

④系統(tǒng)可以不斷在線升級(jí)，產(chǎn)品不斷優(yōu)化。

3. 技術(shù)成熟性和可靠性論述：

多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)的關(guān)鍵技術(shù)是視頻數(shù)據(jù)壓縮解壓縮和線路碼編解碼。本設(shè)計(jì)采用的LZW壓縮算法是一種無損壓縮算法，該算法具有實(shí)時(shí)性，壓縮率高等特點(diǎn)，用FPGA實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)無損壓縮能夠?qū)⒏嬖V信號(hào)變成緩變信號(hào)進(jìn)行傳輸，降低通信的信道容量，提高數(shù)據(jù)的可靠性。MGT模塊是嵌入在XC2VP30里的高速串行收發(fā)器，利用該模塊來進(jìn)行信道編解碼設(shè)計(jì)可以簡(jiǎn)化設(shè)計(jì)，降低成本，提高系統(tǒng)的可靠性。

項(xiàng)目實(shí)施方案

1.方案基本功能框圖及描述

系統(tǒng)工作原理：在發(fā)送端將攝像頭輸出的信號(hào)經(jīng)過調(diào)整后送入A/D，轉(zhuǎn)換后的數(shù)字信號(hào)送入并串模塊進(jìn)行一次復(fù)用，復(fù)用后的信號(hào)送入視頻壓縮模塊進(jìn)行數(shù)據(jù)壓縮，然后對(duì)壓縮后的數(shù)據(jù)進(jìn)行信道編碼，產(chǎn)生一路高速串行信號(hào)，最后進(jìn)行電光轉(zhuǎn)換將電信號(hào)轉(zhuǎn)換為光信號(hào)送入光纖。在接收端進(jìn)行相應(yīng)的光電、解碼、解壓縮、串并和D/A變換后得到模擬視頻信號(hào)。

LZW壓縮算法原理：首先將FPGA初始化，當(dāng)FPGA準(zhǔn)備就緒后，在第一個(gè)時(shí)鐘脈沖上升沿到來時(shí)，向FIFO發(fā)出第一個(gè)讀信號(hào)，則FIFO輸出第一個(gè)字節(jié)待壓縮的數(shù)據(jù)到字符串表模塊，經(jīng)數(shù)據(jù)比較單元后，判斷接收到的數(shù)據(jù)是否在字符串表中，如果在，則把這個(gè)數(shù)據(jù)左移8位放在移位寄存器作為數(shù)據(jù)前綴，同時(shí)讀入下一個(gè)字節(jié)的數(shù)據(jù)，F(xiàn)PGA將移位寄存器中的前綴與這個(gè)字節(jié)的數(shù)據(jù)相加后組成新的字符串，再判斷這個(gè)新的字符串是否在字符串表中，如果不在，則將此新字符串添加到字符串表中，同時(shí)字符串表指針加1，然后將新字符串的前綴輸出；如果在，則將字符串表中索引號(hào)作為前綴，繼續(xù)接受下一字節(jié)，如此循環(huán)。2.需要的開發(fā)平臺(tái)

1）實(shí)現(xiàn)本方案所需要的基本功能、功能、接口

所需FPGA：時(shí)鐘速率至少300MHz，DCM，塊RAM，高速串行收發(fā)器。

所需端口：XSGA視頻端口，F(xiàn)X2端口

所需擴(kuò)展子板：VDEC1

2）所需要的目標(biāo)FPGA開發(fā)平臺(tái)，簡(jiǎn)述為什么需要此平臺(tái)

目標(biāo)平臺(tái)為Virtex II Pro開發(fā)平臺(tái)，原因如下：本項(xiàng)目是利用FPGA實(shí)現(xiàn)多路數(shù)字視頻信號(hào)的傳輸，在XC2VP30里實(shí)現(xiàn)視頻數(shù)據(jù)壓縮和高速并串轉(zhuǎn)化，系統(tǒng)實(shí)時(shí)性的特點(diǎn)，需要硬件處理的平臺(tái)具有較高的處理速度和豐富的邏輯資源，高速并串轉(zhuǎn)化需要FPGA芯片內(nèi)嵌入MGT模塊，另外本設(shè)計(jì)還需要視頻端口和外部子板擴(kuò)展接口，因此，選擇Virtex II Pro開發(fā)平臺(tái)作為本設(shè)計(jì)的硬件平臺(tái)。

3）是否需要其它配套的開發(fā)工具

是，需要視頻編解碼子板。

3.方案實(shí)施過程中需要開發(fā)的模塊

在本方案中需要研制、開發(fā)的功能主要模塊，以及開發(fā)的方式：

主要模塊包括：視頻數(shù)據(jù)壓縮解壓縮，MGT，并串/串并。

4.系統(tǒng)最終要達(dá)到的性能指標(biāo)

論述本項(xiàng)目最終完成時(shí)所設(shè)想達(dá)到的目標(biāo)：實(shí)現(xiàn)8路視頻的實(shí)時(shí)傳輸。

需要的其它資源

1.設(shè)計(jì)輸入輸出功能子板

子板功能描述、接口說明、時(shí)間、方式

VDEC1實(shí)現(xiàn)的功能是視頻編碼，F(xiàn)X2，2007.10

2.測(cè)試設(shè)備

列出在方案實(shí)施過程中所需要的測(cè)試設(shè)備(萬用表、示波器、頻譜儀、邏輯分析儀等)

萬用表、示波器、攝像頭、監(jiān)視器等。

3.方針、開發(fā)工具

列出在方案實(shí)施過程中所需要的仿真、開發(fā)工具等。

ISE8.2、Modelsim6.1、Synplify Pro8.1等。