<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于FPGA的O-QPSK調(diào)制解調(diào)器設(shè)計(jì)

          基于FPGA的O-QPSK調(diào)制解調(diào)器設(shè)計(jì)

          作者: 時(shí)間:2017-06-05 來源:網(wǎng)絡(luò) 收藏

          利用Quartus Ⅱ和軟件,基于EP2C35芯片F(xiàn)PGA開發(fā)平臺(tái),通過Verilog-HDL語言,完成了的設(shè)計(jì).該設(shè)計(jì)具有結(jié)構(gòu)簡單、占用芯片面積少、便于生成IP核等優(yōu)點(diǎn).電路與系統(tǒng)的仿真結(jié)果表明,所預(yù)期的功能均已實(shí)現(xiàn),該方法適合在及低功耗通信集成電路設(shè)計(jì)中應(yīng)用.

          基于FPGA的O_QPSK調(diào)制解調(diào)器設(shè)計(jì).pdf

          本文引用地址:http://www.ex-cimer.com/article/201706/348892.htm


          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();