FPGA在航空電子系統(tǒng)中的設(shè)計(jì)應(yīng)用

1 系統(tǒng)設(shè)計(jì)面臨的問(wèn)題

由于競(jìng)爭(zhēng)的壓力和對(duì)飛機(jī)性能無(wú)止境的追求，航空電子從簡(jiǎn)單、獨(dú)立的設(shè)備發(fā)展到如今以每秒百萬(wàn)位乃至更快的速度交換信息的高級(jí)智能系統(tǒng)網(wǎng)絡(luò)。這也帶來(lái)了必須克服的許多設(shè)計(jì)問(wèn)題(見(jiàn)表1)。

在要求高性能的航空系統(tǒng)設(shè)計(jì)中，每項(xiàng)設(shè)計(jì)都要減少空間、功耗和重量，滿足這些要求至關(guān)重要。這項(xiàng)要求直接作用于芯片級(jí)別，單一芯片體積減小后對(duì)所需板卡的要求也會(huì)降低，從而降低了對(duì)封裝外殼、固定元件、冷卻器件甚至是電源的要求。同樣，每多增加一個(gè)組件，都會(huì)增加一些引發(fā)故障的機(jī)會(huì)。減少芯片數(shù)量的設(shè)計(jì)必然有助于緩解這些問(wèn)題。廢棄則是像MIL-STD-1553設(shè)計(jì)實(shí)施這類長(zhǎng)期項(xiàng)目所面臨的另一個(gè)問(wèn)題。每個(gè)組件無(wú)論其是由世界最大的制造商提供，還是來(lái)自于產(chǎn)量較小的專業(yè)供應(yīng)商，都存在著廢棄的風(fēng)險(xiǎn)。單一來(lái)源的組件不但面臨著被廢棄的風(fēng)險(xiǎn)，還有個(gè)長(zhǎng)期價(jià)格保護(hù)的問(wèn)題，特別是那些從原有項(xiàng)目繼承的設(shè)計(jì)，這個(gè)問(wèn)題更為明顯。對(duì)于已經(jīng)部署的系統(tǒng)，由于所涉及的代價(jià)過(guò)高，應(yīng)盡量避免由于廢棄組件而重新對(duì)系統(tǒng)進(jìn)行驗(yàn)證。當(dāng)系統(tǒng)架構(gòu)師指定一種系統(tǒng)設(shè)計(jì)時(shí)，必然會(huì)存在架構(gòu)無(wú)法正確實(shí)現(xiàn)的某種風(fēng)險(xiǎn)。一個(gè)非常典型的問(wèn)題是：經(jīng)常在設(shè)計(jì)過(guò)程中或架構(gòu)確定很久之后(如在集成階段)，才知道需求有所變化。這些變化一般都會(huì)增加對(duì)架構(gòu)的要求，并提出一些關(guān)于設(shè)計(jì)的常見(jiàn)問(wèn)題，如：設(shè)計(jì)足夠靈活嗎?能提供充分的處理能力嗎?功能在硬件和軟件之問(wèn)是否得以有效且高效地進(jìn)行了區(qū)分?能達(dá)到關(guān)鍵時(shí)間要求嗎?

理想狀況下，所選定的架構(gòu)應(yīng)功能強(qiáng)大、應(yīng)用靈活，足以在初始部署階段就將風(fēng)險(xiǎn)降到最低，并且提供了一個(gè)允許系統(tǒng)隨著時(shí)間發(fā)展的平臺(tái)。

理想條件下，一個(gè)MIL-STD-1553設(shè)計(jì)師可以采用傳統(tǒng)的技術(shù)，使用有多個(gè)來(lái)源的COTS組件來(lái)解決這些問(wèn)題。這種由大量市場(chǎng)提供的組件在性價(jià)比上有明顯的優(yōu)勢(shì)。

2 MIL-STD-1553簡(jiǎn)介

請(qǐng)看一下數(shù)據(jù)傳輸路徑，即圖1中的MIL-STD-1553總線結(jié)構(gòu)。MIL-STD-1553是一種定義數(shù)據(jù)總線的電子和協(xié)議特點(diǎn)的軍用標(biāo)準(zhǔn)。作為一種在軍用和商用領(lǐng)域廣泛應(yīng)用超過(guò)25年之久的總線，并且符合MIL-STD-1553標(biāo)準(zhǔn)，它能以1 Mbit／s的速率高度精確、極為可靠地傳輸數(shù)據(jù)。

根據(jù)MIL-STD-1553標(biāo)準(zhǔn)的規(guī)定，總線結(jié)構(gòu)由三個(gè)不同的硬件組成：

●總線控制器——總線控制器是總線上唯一允許在數(shù)據(jù)總線上發(fā)出命令，并負(fù)責(zé)引導(dǎo)數(shù)據(jù)總線中數(shù)據(jù)流的硬件設(shè)備。如果同時(shí)有幾個(gè)終端可以實(shí)現(xiàn)總線控制器的功能，同一時(shí)間內(nèi)只能有一個(gè)處于活動(dòng)狀態(tài)。

●總線監(jiān)視器——總線監(jiān)視器是一個(gè)可以監(jiān)控總線上信息交換的終端。它可以用于飛行測(cè)試記錄、飛行故障診斷、維護(hù)記錄與任務(wù)分析，同時(shí)還可作為一個(gè)備用總線控制器，它有足夠的信息可以接替總線控制器。然而，總線監(jiān)視器是一個(gè)被動(dòng)的設(shè)備，它不能報(bào)告所傳輸信息的狀態(tài)。

●遠(yuǎn)程終端——每個(gè)遠(yuǎn)程終端都包括在數(shù)據(jù)總線和子系統(tǒng)間傳輸數(shù)據(jù)所必須的電子器件和支持性中間件。對(duì)于MIL-STD-1553，子系統(tǒng)就是所傳輸數(shù)據(jù)的發(fā)送者和接收者。這些終端不能作為總線控制器或總線監(jiān)視器使用。

3 MIL-STD-1553系統(tǒng)實(shí)施

像其它網(wǎng)絡(luò)技術(shù)一樣，航空電子市場(chǎng)中的MIL-STD-1．553測(cè)試和仿真實(shí)施也經(jīng)歷了從龐大的DEC Unibus卡到19英寸的通過(guò)機(jī)架安裝的組件，又發(fā)展到用于VME和PCI系統(tǒng)上的較小、較為集成的多通道背板，現(xiàn)在又出現(xiàn)了更小、集成度更高的。 PCMCIA接口。圖2描述了專用的MIL-STD-1553 ASIC芯片制造商的實(shí)施從離散的協(xié)議和收發(fā)器芯片組精簡(jiǎn)到單一的體積小、功耗低的ASIC的發(fā)展過(guò)程。

(4)便于重新編程——由于支持對(duì)現(xiàn)場(chǎng)硬件的重新編程，核心的實(shí)施顯著降低了設(shè)計(jì)風(fēng)險(xiǎn)。如果系統(tǒng)需求發(fā)生變化，或者要修復(fù)一個(gè)錯(cuò)誤時(shí)，基于FPGA的設(shè)計(jì)可以在軟件的控制下進(jìn)行升級(jí)。這種靈活性還可以在硬件構(gòu)造完成后，在硬件和軟件間重新區(qū)分功能。例如，如果在集成階段發(fā)現(xiàn)軟件不能有效地響應(yīng)一個(gè)實(shí)時(shí)事件，可以將該功能下移到FPGA級(jí)別，這樣就將原由軟件實(shí)現(xiàn)的功能轉(zhuǎn)化為硬件功能。

(5)適應(yīng)多種機(jī)體——靈活，可重新編程的解決方案適于為多種機(jī)體構(gòu)架或針對(duì)多用途基礎(chǔ)設(shè)計(jì)的飛航測(cè)試線上可更換件(LRU)。由于USAF和NATO的多種機(jī)體采用從MIL-STD-1553B標(biāo)準(zhǔn)分離出來(lái)的協(xié)議，所以多種機(jī)體的LRU需要靈活、可編程的設(shè)計(jì)。某些設(shè)計(jì)實(shí)施了通過(guò)特殊的子地址或模式代碼協(xié)議進(jìn)行尋址擴(kuò)展的數(shù)據(jù)集。很多固定翼和可旋轉(zhuǎn)翼飛機(jī)同時(shí)采用了較老的MIL-STD-1553A和MIL-STD-1553B LRU，這就要求總線控制器和總線監(jiān)視器能夠處理不同的協(xié)議。

4 對(duì)MIL-STD-1553系統(tǒng)設(shè)計(jì)采用基于核心的實(shí)施

現(xiàn)代FPGA的強(qiáng)大功能使其成為MIL-STD -1553設(shè)計(jì)的理想選擇，這就是Condor Engineering推出FlightCORE的原因。FlightCORE是一種允許設(shè)計(jì)人員在各種Altera和Xilinx的FPGA中輕松實(shí)現(xiàn)無(wú)版權(quán)的實(shí)例化設(shè)計(jì)的MIL-STD-1553 IP。多數(shù)情況下，利用Xilinx綜合技術(shù)(XST)或Altera Quartus II集成綜合技術(shù)(QIS)，F(xiàn)lightCORE 1553可以在兩天內(nèi)成功地集成。如圖4所示，用戶只須將CondorEngineering的IP核心與其自身邏輯和Condor Engineering的個(gè)別化模塊(3 mm×3 mm)集成，即可實(shí)現(xiàn)高性能的MIL-STD-1553設(shè)計(jì)。FlightCORE還允許開(kāi)發(fā)人員選擇存儲(chǔ)器的大小以恰好地與其系統(tǒng)需求相匹配。圖4還顯示了可以實(shí)施內(nèi)部存貯和／或外部雙端口隨機(jī)存貯器。該產(chǎn)品還提供了Manchester II編碼與解碼、信息協(xié)議驗(yàn)證與合法化及為接口控制和編程實(shí)施簡(jiǎn)單的共享存貯架構(gòu)等所有的必要組件。只需增加外部收發(fā)器即可，如標(biāo)準(zhǔn)的COTS MIL-STD-1553或RS-485收發(fā)器。


5 單一芯片上集中多個(gè)實(shí)例

類似Condor Engineering的FlightCORE這樣的MIL-STD-1553解決方案需要少量的FPGA資源，約為3000個(gè)邏輯單元，148 kbit的內(nèi)存和不到20個(gè)引腳(不包括外部主存總線)。較小的體積使在單一芯片上放置多個(gè)相互獨(dú)立的實(shí)例成為可能，如圖3所示，某些程序可以在單一 FPGA上集中8到10個(gè)實(shí)例。

6 結(jié)論

FPGA與其容納的“知識(shí)產(chǎn)權(quán)”使設(shè)計(jì)人員可以對(duì)LRU進(jìn)行修改或?qū)ｉT(mén)設(shè)計(jì)，以適應(yīng)不同的航空電子通信和日新月異的升級(jí)之間的微小差異。像Condor Engineering的MIL-STD-1553、1．Mb和10 Mb的FlightCORE IP這樣的通信核心，提供了一種直接而靈活的方法，可有效地解決日益增長(zhǎng)的功能和廢棄問(wèn)題。