<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA/Nios-Ⅱ的矩陣運算硬件加速器設計

          基于FPGA/Nios-Ⅱ的矩陣運算硬件加速器設計

          作者: 時間:2017-06-05 來源:網(wǎng)絡 收藏

          針對復雜算法中量大,計算復雜,耗時多,制約算法在線計算性能的問題,從硬件實現(xiàn)角度,研究基于/Nios-Ⅱ的設計,實現(xiàn)矩陣并行計算。首先根據(jù)的算法分析,設計了矩陣并行計算的硬件實現(xiàn)結(jié)構,并在Modelsim中進行功能模塊的仿真,然后將功能模塊集成一個自定制組件,并通過Avalon總線與NiosⅡ主處理器通信,作為。最后在芯片中構建SoPC系統(tǒng),并在Altera DE3開發(fā)板中進行矩陣實時計算測試。測試結(jié)果驗證了基于/Nios-Ⅱ矩陣運算的正確性、可行性以及較高的計算性能。

          基于FPGA_Nios_的矩陣運算硬件加速器設計.pdf

          本文引用地址:http://www.ex-cimer.com/article/201706/349135.htm


          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();