如何采用SystemVerilog來改善基于FPGA的ASIC原型
ASIC在解決高性能復雜設計概念方面提供了一種解決方案,但是ASIC也是高投資風險的,如90nm ASIC/SoC設計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
點擊此處下載
EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 如何采用SystemVerilog來改善基于FPGA的ASIC原型
ASIC在解決高性能復雜設計概念方面提供了一種解決方案,但是ASIC也是高投資風險的,如90nm ASIC/SoC設計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
點擊此處下載
評論