<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 如何采用SystemVerilog來改善基于FPGA的ASIC原型

          如何采用SystemVerilog來改善基于FPGA的ASIC原型

          作者: 時間:2017-06-06 來源:網(wǎng)絡 收藏

          在解決高性能復雜設計概念方面提供了一種解決方案,但是也是高投資風險的,如90nm /SoC設計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個來實現(xiàn),這就需要考慮如何來連接ASIC設計中所有的邏輯區(qū)塊.采用,可以簡化這一問題.
          點擊此處下載

          本文引用地址:http://www.ex-cimer.com/article/201706/349457.htm


          關(guān)鍵詞: SystemVerilog ASIC FPGA

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();