ASIC設(shè)計(jì)規(guī)范
加入技術(shù)交流群
后才能進(jìn)行下一步的工作。這樣做乍看起來(lái)很花時(shí)間，但是從整個(gè)項(xiàng)目過(guò)程來(lái)看，絕對(duì)
要比一上來(lái)就寫(xiě)代碼要節(jié)約時(shí)間，且這種做法可以使項(xiàng)目處于可控、可實(shí)現(xiàn)的狀態(tài)。
2.代碼規(guī)范。
a.設(shè)計(jì)要參數(shù)化。比如一開(kāi)始的設(shè)計(jì)時(shí)鐘周期是30ns，復(fù)位周期是5個(gè)時(shí)鐘周期，我
們可以這么寫(xiě)：
parameter CLK_PERIOD = 30;
parameter RST_MUL_TIME = 5;
parameter RST_TIME = RST_MUL_TIME * CLK_PERIOD;
...
rst_n = 1'b0;
# RST_TIME rst_n = 1'b1;
...
# CLK_PERIOD/2 clk = ~clk;
如果在另一個(gè)設(shè)計(jì)中的時(shí)鐘是40ns，復(fù)位周期不變，我們只需對(duì)CLK_PERIOD進(jìn)行重
新例化就行了，從而使得代碼更加易于重用。
b.信號(hào)命名要規(guī)范化。
1) 信號(hào)名一律小寫(xiě)，參數(shù)用大寫(xiě)。
2) 對(duì)于低電平有效的信號(hào)結(jié)尾要用_n標(biāo)記，如rst_n。
3) 端口信號(hào)排列要統(tǒng)一，一個(gè)信號(hào)只占一行，最好按輸入輸出及從哪個(gè)模塊來(lái)到哪
個(gè)模塊去的關(guān)系排列，這樣在后期仿真驗(yàn)證找錯(cuò)時(shí)后 方便很多。如：
module a(
//input
clk,
rst_n, //globle signal
wren,
rden,
avalon_din, //related to avalon bus
sdi, //related to serial port input
//output
data_ready,
avalon_dout, //related to avalon bus
...
);
4) 一個(gè)模塊盡量只用一個(gè)時(shí)鐘，這里的一個(gè)模塊是指一個(gè)module或者是一個(gè)en
tity。在多時(shí)鐘域的設(shè)計(jì)中涉及到跨時(shí)鐘域的設(shè)計(jì)中最好有專(zhuān)門(mén)一個(gè)模塊做時(shí)鐘域的隔
離。這樣做可以讓綜合器綜合出更優(yōu)的結(jié)果。
5) 盡量在底層模塊上做邏輯，在高層盡量做例化，頂層模塊只能做例化，禁止
出現(xiàn)任何膠連邏輯（glue logic），哪怕僅僅是對(duì)某個(gè)信號(hào)取反。理由同上。
6) 在FPGA的設(shè)計(jì)上禁止用純組合邏輯產(chǎn)生latch，帶D觸發(fā)器的latch的是允許的
，比如配置寄存器就是這種類(lèi)型。
7) 一般來(lái)說(shuō)，進(jìn)入FPGA的信號(hào)必須先同步，以提高系統(tǒng)工作頻率（板級(jí)）。
所有模塊的輸出都要寄存器化，以提高工作頻率，這對(duì)設(shè)計(jì)做到時(shí)序收斂也
是極有好處的。
9) 除非是低功耗設(shè)計(jì)，不然不要用門(mén)控時(shí)鐘--這會(huì)增加設(shè)計(jì)的不穩(wěn)定性，在要
用到門(mén)控時(shí)鐘的地方，也要將門(mén)控信號(hào)用時(shí)鐘的下降沿 打一拍再輸出與時(shí)鐘相與。
clk_gate_en -------- ----
-----------------|D Q |------------------| gate_clk
_out
| | ---------| )--------
-
------o|> | | | /
clk | -------- | ----
------------------------------------
10)禁止用計(jì)數(shù)器分頻后的信號(hào)做其它模塊的時(shí)鐘，而要用改成時(shí)鐘使能的方式
，否則這種時(shí)鐘滿天飛的方式對(duì)設(shè)計(jì)的可靠性極為不利，也大大增加了靜態(tài)時(shí)序分析的
復(fù)雜性。如FPGA的輸入時(shí)鐘是25M的，現(xiàn)在系統(tǒng)內(nèi)部要通過(guò)RS232與PC通信，要以rs232_
1xclk的速率發(fā)送數(shù)據(jù)。
不要這樣做：
always (posedge rs232_1xclk or negedge rst_n)
begin
...
end
而要這樣做：
always (posedge clk_25m or negedge rst_n)
begin
...
else if ( rs232_1xclk == 1'b1 )
...
end
11)狀態(tài)機(jī)要寫(xiě)成3段式的(這是最標(biāo)準(zhǔn)的寫(xiě)法)，即
...
always @(posedge clk or negedge rst_n)
...
current_state = next_state;
...
always @ (current_state ...)
...
case(current_state)
...
s1:
if ...
next_state = s2;
...
...
always @(posedge clk or negedge rst_n)
...
else
a = 1'b0;
c = 1'b0;
c = 1'b0; //賦默認(rèn)值
case(current_state)
s1:
a = 1'b0; //由于上面賦了默認(rèn)值，這里就不用再對(duì)b
、c賦值了(b、c在該狀態(tài)為0，不會(huì)產(chǎn)生鎖存器，下同)
s2:
b = 1'b1;
s3:
c = 1'b1;
default:
...
...
3.ALTERA參考設(shè)計(jì)準(zhǔn)則
1) Ensure Clock, Preset, and Clear configurations are free of glitch
es.
2) Never use Clocks consisting of more than one level of combinatori
al logic.
3) Carefully calculate setup times and hold times for multi-Clock sy
stems.
4) Synchronize signals between flipflops in multi-Clock systems when
the setup and hold time requirements cannot be met.
5) Ensure that Preset and Clear signals do not contain race conditio
ns.
6) Ensure that no other internal race conditions exist.
7) Register all glitch-sensitive outputs.
Synchronize all asynchronous inputs.
9) Never rely on delay chains for pin-to-pin or internal delays.
10)Do not rely on Power-On Reset. Use a master Reset pin to clear al
l flipflops.
11)Remove any stuck states from state machines or synchronous logic.
評(píng)論