提高電子系統(tǒng)設(shè)計自動化的一種方法

自集成電路從６０年代出現(xiàn)以來，隨著它在速度、規(guī)模和價格上取得了令人矚目的飛躍，電子系統(tǒng)也得到了快速發(fā)展。進入９０年代，電子信息類產(chǎn)品的開發(fā)明顯地出現(xiàn)了兩個特點：一是開發(fā)產(chǎn)品的復(fù)雜程度加深；二是開發(fā)產(chǎn)品的上市時限緊迫。所謂開發(fā)產(chǎn)品的復(fù)雜程度深是指設(shè)計者往往要將更多的功能、更高的性能和更豐富的技術(shù)含量集成于所開發(fā)的電子系統(tǒng)之中。目前的趨勢是系統(tǒng)集成（ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ或ｃｈｉｐ ｉｎ ｓｙｓｔｅｍ）。所謂產(chǎn)品開發(fā)的時限性，是指在產(chǎn)品的壽命期間應(yīng)讓產(chǎn)品早日上市。從市場的角度開發(fā)應(yīng)市的新產(chǎn)品應(yīng)該做到使產(chǎn)品無延誤地投放市場。圖１示出了市場學(xué)中的一種市場窗口，從圖中可以看出，減少延誤、縮短系統(tǒng)開發(fā)周期以及盡早推出產(chǎn)品上市是十分重要的。

由于電子系統(tǒng)復(fù)雜且具有上市的時限性，因此手工設(shè)計無法完成。只有采用ＥＤＡ（電子設(shè)計自動化）設(shè)計方式，從手工設(shè)計過渡到自動設(shè)計，將大量繁重、重復(fù)性的工作交給計算機去完成。因而，提高ＥＤＡ方法的自動化程度，縮短整體ＥＤＡ設(shè)計周期，具有十分重要的意義。

1 目前電子系統(tǒng)設(shè)計開發(fā)ＥＤＡ方法中瓶頸問題的討論

典型的電子系統(tǒng)的制造周期中包含以下幾個步驟：系統(tǒng)規(guī)劃、功能設(shè)計、邏輯設(shè)計、電路設(shè)計、設(shè)計驗證、生產(chǎn)制作、測試調(diào)試。歸納起來可劃為三個主要階段：設(shè)計階段、生產(chǎn)制作階段與測試階段。

進行電路設(shè)計時，首先要選擇使用的電子器件。由于系統(tǒng)的復(fù)雜性加深，分立器件已經(jīng)不能滿足對設(shè)計的精度和質(zhì)量的要求，應(yīng)采用集成電路進行設(shè)計。電子系統(tǒng)中所使用的集成電路，一般來說有三種芯片可供選擇：全定制電路芯片、半定制電路芯片、通用電路芯片。全定制電路芯片完全由設(shè)計者自己開發(fā)設(shè)計，集成度高，可以針對所設(shè)計的電子系統(tǒng)進行優(yōu)化，使性能達到最優(yōu)，但是其芯片設(shè)計、制作的成本都比較高，并且設(shè)計開發(fā)的周期較長，所以全定制電路芯片一般只用于大規(guī)模生產(chǎn)中，在電子系統(tǒng)的設(shè)計開發(fā)過程中不使用全定制電路芯片。對于半定制電路芯片，設(shè)計者不需從頭設(shè)計，只需將所需功能用開發(fā)系統(tǒng)“寫”入半定制電路芯片，如ＥＰＬＤ、ＣＰＬＤ、ＦＰＧＡ等。因而在性能上雖然不能達到最優(yōu)，但是設(shè)計制作的成本較低，開發(fā)周期短，比較適合于在電子系統(tǒng)的設(shè)計開發(fā)中使用。而通用電路芯片，特別是ＳＲＯＭ、ＥＰＲＯＭ、Ｅ２ＰＲＯＭ等，由于價格便宜，使用方便，也廣泛地應(yīng)用于電子系統(tǒng)的設(shè)計、生產(chǎn)過程中。

因此，在電子系統(tǒng)的設(shè)計開發(fā)過程中，主要考慮使用半定制電路芯片和通用電路芯片。在電子系統(tǒng)規(guī)模較大的情況下，如果在開發(fā)設(shè)計過程中全部使用或者主要依賴于通用電路芯片，則設(shè)計出的ＰＣＢ板會規(guī)模非常大，并且整個系統(tǒng)的集成度很差，同時性能下降，可靠性降低。如果對電子產(chǎn)品的設(shè)計開發(fā)采用半定制電路芯片，由設(shè)計者自行規(guī)定器件的邏輯功能，可將大量的電路功能集成到一個單芯片中，從而提高了系統(tǒng)的集成度和可靠性。然而半定制電路芯片的制作成本比通用電路芯片的成本高得多，例如，同樣是使用上百萬門的存儲器電路，將此部分電路集成到半定制電路芯片中，比直接使用ＲＯＭ或ＲＡＭ通用電路芯片的花費高幾十倍。所以，要同時考慮性能、集成度和開發(fā)成本這些相互矛盾的因素，并最終取得相對最優(yōu)的結(jié)果?？梢婋娮酉到y(tǒng)的設(shè)計開發(fā)應(yīng)該采取半定制電路芯片與通用電路芯片配合使用的方法。

綜上所述，電子系統(tǒng)設(shè)計開發(fā)的一般過程是：

（１）系統(tǒng)規(guī)劃，功能設(shè)計。

（２）邏輯設(shè)計，并進行邏輯模擬。

（３）電路設(shè)計。根據(jù)系統(tǒng)的規(guī)模、復(fù)雜度選擇所使用的元器件。在設(shè)計開發(fā)的過程中，要縮短設(shè)計周期，降低開發(fā)成本，主要選擇半定制電路和通用的元器件。根據(jù)電路的邏輯功能，同時考慮系統(tǒng)集成度和設(shè)計成本，確定將哪些電路功能集成到半定制電路芯片中，哪些電路功能可直接采用通用元器件芯片。

（４）設(shè)計半定制電路芯片。

（５）設(shè)計印刷電路板。將自己設(shè)計的半定制電路芯片與通用電路芯片組合成完整的電路，設(shè)計印刷電路板。

（６）制作印刷電路板，完成整個系統(tǒng)的制作。

（７）測試調(diào)試，并最終形成設(shè)計開發(fā)的新產(chǎn)品，推向市場。

在現(xiàn)在的技術(shù)條件下，ＥＤＡ設(shè)計方式已經(jīng)比較成熟，從邏輯分析模擬到半定制電路設(shè)計、印刷電路板設(shè)計，都有專門的軟件來完成。隨著ＰＬＤ、ＦＰＧＡ技術(shù)、以及ＰＣＢ板自動布局、布線技術(shù)的發(fā)展，半定制電路設(shè)計、ＰＣＢ板設(shè)計已實現(xiàn)了較高程度的自動化，可以簡單、迅速地完成設(shè)計任務(wù)。然而將自己設(shè)計的半定制電路芯片與通用電路芯片組合成完整電路輸入到ＰＣＢ板的設(shè)計軟件中去設(shè)計ＰＣＢ板，這一步基本上是手工操作，做起來相當繁瑣。例如，使用軟件ＡＬＴＥＲＡ進行半定制電路芯片的設(shè)計，使用軟件ＰＲＯＴＥＬ進行印刷電路板的設(shè)計。雖然其最新版本（Ｐｒｏｔｅｌ９８、９９）中包含了ＡＬＴＥＲＡ的元件庫，但由于半定制電路芯片都是自己設(shè)計的，管腿功能和名稱不可能統(tǒng)一，所以即使ＰＲＯＴＥＬ中有ＡＬＴＥＲＡ的元件庫，仍然不實用。通常的做法是先在ＰＲＯＴＥＬ的元件庫中建立或編輯修改芯片的原型，然后使用。而且由于自己設(shè)計的半定制電路芯片互不相同，所以對每一個芯片都需要在庫中建立修改它的原型；另一方面，半定制電路芯片的管腿很多（一般都有幾十個甚至上百個管腿），并且在很多情況下庫中所建芯片原型只使用少數(shù)幾次。建庫完成后，還需進行Ｓｃｈｅｍａｔｉｃ式設(shè)計繪制電路原理圖。因而這種通常的做法費時費力，效率非常低，已成為制約提高電子產(chǎn)品開發(fā)速度的一個瓶頸，具有非常大的改進余地。

2 接口軟件Ｐｏｒｔ

解決這一瓶頸問題，就要將手工作業(yè)部分變?yōu)樽詣?。解決方案就是在半定制電路設(shè)計與印刷電路板設(shè)計之間用軟件自動接口，使設(shè)計好的半定制電路芯片能夠直接用于ＰＣＢ板的設(shè)計，從而省去繁瑣的建庫操作，實現(xiàn)從半定制電路設(shè)計到印刷電路板設(shè)計的自動化。

以ＡＬＴＥＲＡ（半定制電路設(shè)計軟件）和ＰＲＯＴＥＬ（ＰＣＢ板設(shè)計軟件）為例，編寫ＡＬＴＥＲＡ與ＰＲＯＴＥＬ之間的接口軟件Ｐｏｒｔ，來完成自動輸入。圖２示出了設(shè)計中對瓶頸問題的改進。

使用ＰＲＯＴＥＬ進行ＰＣＢ設(shè)計的步驟是：首先使用Ｐｒｏｔｅｌ Ｓｃｈｅｍａｔｉｃ進行電氣原理設(shè)計，即用電氣圖形符號編輯器（Ｓｃｈｅｍａｔｉｃ Ｌｉｂｒａｒｙ Ｅｄｉｔｏｒ）制作、編輯和管理元器件的圖形符號庫，用電氣原理圖編輯器（Ｓｃｈｅｍａｔｉｃ Ｓｈｅｅｔ Ｅｄｉｔｏｒ）制作、編輯和檢查符合電氣設(shè)計方案的原理圖；然后利用編輯好的原理圖生成電氣連接網(wǎng)絡(luò)表，以此與ＰＣＢ設(shè)計及其他ＥＤＡ工具（ＳＰＩＣＥ、ＥＥｓｏｆ、Ｘｉｌｉｎｘ、ＯｒＣＡＤ等）有機地連接。由此可見，Ｐｒｏｔｅｌ Ｓｃｈｅｍａｔｉｃ依靠電氣連接網(wǎng)絡(luò)表進行數(shù)據(jù)傳輸，因此可以考慮跳過Ｐｒｏｔｅｌ Ｓｃｈｅｍａｔｉｃ Ｓｈｅｅｔ Ｅｄｉｔｏｒ繪制電氣原理圖部分，直接產(chǎn)生用于其他ＥＤＡ工具的電氣連接網(wǎng)絡(luò)表。接口軟件Ｐｏｒｔ能直接生成整個電子系統(tǒng)的元器件連接網(wǎng)絡(luò)表，作為Ｐｒｏｔｅｌ ＰＣＢ設(shè)計的輸入文件，而跳過了Ｐｒｏｔｅｌ Ｓｃｈｅｍａｔｉｃ繪制原理圖的部分。由于現(xiàn)在接口軟件Ｐｏｒｔ主要為ＰＣＢ設(shè)計服務(wù)，所以編寫Ｐｏｒｔ時只考慮了生成用于ＰＣＢ設(shè)計的電氣連接網(wǎng)絡(luò)表，但是仍保留了與其他ＥＤＡ工具（如ＳＰＩＣＥ、ＥＥｓｏｆ等）傳遞數(shù)據(jù)的接口。

接口軟件Ｐｏｒｔ以Ｃ＋＋作為編程語言，采用Ｖｉｓｕａｌ Ｃ＋＋ ６．０作為編程的工作平臺，是標準的Ｗｉｎｄｏｗｓ多文檔應(yīng)用程序，可以同時編輯多個電氣連接網(wǎng)絡(luò)表。能夠非常方便地處理半定制電路芯片和通用電路芯片，并且對連接網(wǎng)絡(luò)表提供了很強大的修改、整理以及統(tǒng)計的功能。下面詳細介紹接口軟件Ｐｏｒｔ的使用。

首先，對于自己設(shè)計的半定制電路芯片，直接利用ＡＬＴＥＲＡ的設(shè)計結(jié)果。通過對話框（如圖３所示）調(diào)用ＡＬＴＥＲＡ的輸出文件，將自己設(shè)計的半定制電路芯片加入到網(wǎng)絡(luò)連接表中，省去了對半定制電路芯片建庫的工作。另外，如果需要更改半定制電路芯片的管腿名，可通過復(fù)選框的設(shè)定來打開對話框，進行管腿名的修改。

其次，同樣可以將通用電路芯片加入到網(wǎng)絡(luò)連接表中。對于通用電路芯片，通過庫的形式進行處理，調(diào)用庫編輯對話框（圖４所示）將庫中的元器件加入網(wǎng)絡(luò)表。庫編輯對話框上半部分是對庫進行處理，列表框顯示內(nèi)存中的元件庫，按鈕Ａｄｄ和Ｒｅｍｏｖｅ的功能分別是將庫加入內(nèi)存和從內(nèi)存中剔除庫，按鈕Ｎｅｗ Ｌｉｂ是建立新的庫。下半部分是對庫中的元器件進行處理，列表框顯示選中元件庫中所包含的元器件，右側(cè)的一排按鈕對選中的元件進行操作，其功能如下：

按鈕Ａｄｄ ｔｏ Ｎｅｔ：打開添加通用電路芯片對話框（如圖５所示），通過輸入網(wǎng)絡(luò)名稱，即將選中的元件加入到網(wǎng)絡(luò)連接表。

按鈕Ａｐｐｅｎｄ ａ Ｎｅｗ和Ａｐｐｅｎｄ ａ Ｃｏｐｙ：打開庫元件編輯對話框（如圖６所示），通過填寫對話框中的各項內(nèi)容，實現(xiàn)向所選庫中增加期望的新元件。

按鈕Ｍｏｄｉｆｙ Ｃｏｍｐ：打開庫元件編輯對話框，修改選中的元件。

按鈕Ｒｅｍｏｖｅ Ｃｏｍｐ：從庫中永久性地刪除所選中的元件。

通過圖３和圖５所示的對話框可簡單快捷地將電路設(shè)計中所用到的半定制電路芯片與通用電路芯片構(gòu)造成完整的電氣連接網(wǎng)絡(luò)表，供Ｐｒｏｔｅｌ ＰＣＢ設(shè)計自動布局、布線使用。如此可非常容易地完成Ｐｒｏｔｅｌ ＰＣＢ設(shè)計的輸入工作，實現(xiàn)從半定制電路設(shè)計到ＰＣＢ設(shè)計的自動化。

此外，為使用方便，接口軟件Ｐｏｒｔ還提供對網(wǎng)絡(luò)連接表進行檢查、修改、整理的功能。可以對網(wǎng)絡(luò)連接表中多余的元器件進行刪除；對輸入錯誤的元器件進行修改；對選擇錯誤的元器件進行替換。如果要查詢元器件的連接關(guān)系，打開對話框（如圖７所示），可方便地顯示出元器件的管腿連接，而且通過單擊按鈕Ｉｎｐｕｔ Ａ Ｆｉｌｅ可以調(diào)用ＭｉｃｒｏＳｏｆｔ Ｏｆｆｉｃｅ９７中的Ｍｉｃｒｏｓｏｆｔ Ｅｘｃｅｌ，將元件的連接關(guān)系自動生成Ｅｘｃｅｌ文件，為制作設(shè)計報告提供方便。

3 效果分析

對使用和不使用接口軟件Ｐｏｒｔ的情況進行了比較。以所設(shè)計開發(fā)的某電子設(shè)備主機板（所使用的元件包括自己設(shè)計的半定制電路芯片和通用電路）為例，不使用此接口軟件，對于將電路連接輸入到Ｐｒｏｔｅｌ中的工作，需要首先在Ｓｃｈｅｍａｔｉｃ的元件庫中建立六個半定制電路芯片的原型，每個芯片有８４個管腳；然后將半定制電路芯片與通用電路芯片結(jié)合在一起畫出電路原理圖，再產(chǎn)生系統(tǒng)的電氣網(wǎng)絡(luò)連接表，以便據(jù)此進行ＰＣＢ板的自動布局、布線。整個工作需要花費一周的時間。而如果使用接口軟件，可直接利用ＡＬＴＥＲＡ的輸出文件和元件庫生成電路的網(wǎng)絡(luò)連接表，省去了建立半定制電路芯片的元件庫以及繪制電路原理圖的工作。如此，整個工作只需一天的時間就可完成，大大縮短了設(shè)計開發(fā)周期，提高了設(shè)計的自動化程度。

實踐證明，接口軟件Ｐｏｒｔ可以完成電氣原理設(shè)計軟件Ｐｒｏｔｅｌ Ｓｃｈｅｍａｔｉｃ的功能，頂替之用于電子系統(tǒng)的設(shè)計，確實改善了Ｐｒｏｔｅｌ ＰＣＢ設(shè)計輸入繁瑣的問題，效果良好，對縮短電子系統(tǒng)設(shè)計開發(fā)周期、提高設(shè)計自動化程度起到了積極的作用，消除了其中的瓶頸。