結(jié)構(gòu)化ASIC：路越走越寬

在美國加州舉辦的 “Electronic Summit 2006”上，可編程邏輯器件領(lǐng)先供應(yīng)商Altera公司首席執(zhí)行官John Daane說，隨著半導體技術(shù)的發(fā)展，CPLD器件已經(jīng)不再是“奢侈品”，而是成為能夠取代ASIC用于消費電子產(chǎn)品的器件。

一種新的技術(shù)或設(shè)計方案初期登場時，總是伴隨著不同的爭議，甚至競爭對手跳出來奚落一番也并不稀奇。4年前當結(jié)構(gòu)化ASIC甫一問世，就有人聲稱它只不過是試圖使瀕臨死亡的ASIC復活，這種嘗試是注定要失敗的。4年后隨著結(jié)構(gòu)化ASIC的不斷發(fā)展，它不僅被業(yè)界逐漸認可，成為各種研討會上熱議的焦點話題，還被一些大型芯片供應(yīng)商所采用，作為解決芯片快速上市或研發(fā)預(yù)算緊張等問題的對策。

結(jié)構(gòu)化ASIC受老牌芯片供應(yīng)商青睞

Altera公司是支持結(jié)構(gòu)化ASIC發(fā)展的重量級廠商，HardCopy是其典型的結(jié)構(gòu)化ASIC方案。據(jù)悉，目前其HardCopy產(chǎn)品占公司總收入的4%，預(yù)計兩年之內(nèi)會上升到10%?15%。而且, HardCopy系列是目前Altera成長最快的產(chǎn)品線，LG、Philips、摩托羅拉和NEC等國際知名廠商都已經(jīng)成功在其產(chǎn)品設(shè)計中采用了HardCopy方案。而最近加入到HardCopy用戶之列的是老牌半導體廠商TI，該公司已在其數(shù)字光處理器（DLP）芯片組中選用了HardCopy結(jié)構(gòu)化ASIC。在此之前，英飛凌宣布采用HardCopy開發(fā)了一款面向Ethernet-over-Sonet(EoS)應(yīng)用的器件。

市場調(diào)研機構(gòu)更是表示看好結(jié)構(gòu)化ASIC的市場前景。據(jù)Gartner預(yù)測，到2008年，結(jié)構(gòu)化/平臺化ASIC市場的年均綜合增長率將達到82%。而In-Stat公司也預(yù)計，結(jié)構(gòu)化ASIC市場在2009年將增長到25億美元，而這一數(shù)字在2004年僅為2億美元。

結(jié)構(gòu)化ASIC發(fā)展的市場驅(qū)動力來自于消費電子市場的變化。消費電子市場變化日益加快，需要生產(chǎn)周期也越來越短的特性，迫使IC賣主必須在盡可能短的時間內(nèi)設(shè)計出滿足客戶需求的器件，同時還要給客戶留有更多靈活性。CPLD技術(shù)的發(fā)展使其成本降低到消費電子產(chǎn)品可以承受的范圍，其靈活的性能為器件廠商贏得了寶貴的上市時間。

Daane表示，目前的 PLD 與最初的可編程邏輯器件大不相同。過去的 PLD 僅是一種原型平臺，而目前的可編程市場產(chǎn)品種類多種多樣。從適合簡單粘貼邏輯型應(yīng)用的低密度、低成本 CPLD 直至 FPGA，其中包括的邏輯元件從 2,000 到 180,000 個不等，價格從不足 2 美元到 1,000 美元不等。目前的最新型 CPLD 借鑒了FPGA 架構(gòu)的特性，隨著設(shè)計工程師將把 CPLD 設(shè)計推進到一個新的高度，CPLD 和 FPGA 之間的界線在2006年以后還將繼續(xù)模糊。

Daane 進一步指出，在發(fā)展迅速的消費類市場上，Altera低密度Cyclone系列器件以及高密度Stratix FPGA和HardCopy系列結(jié)構(gòu)化ASIC逐步得到了認可。Altera可編程解決方案逐漸受到歡迎的典型案例是Sanyo背投電視和家庭娛樂LCD投影儀PLV-Z4采用了Stratix器件。利用Stratix FPGA嵌入的Nios II處理器，Sanyo開發(fā)了低成本的高級圖像處理和增強功能——這是ASSP、昂貴的ASIC和傳統(tǒng)處理器難以實現(xiàn)的。

在ASIC和FPGA之間找到第三條路

在過去相當長的時間內(nèi)，ASIC和FPGA一直是電子設(shè)計的主流技術(shù)，二者不同的技術(shù)特征造就了它們應(yīng)用于不同的市場——ASIC被用于大批量的專用產(chǎn)品，以盡可能攤薄高額的設(shè)計與制造成本，實現(xiàn)良好的性價比；FPGA雖單價昂貴，但由于其可編程的靈活性廣受小批量應(yīng)用的青睞。但近年來半導體市場發(fā)生了顯著的變化，打破了二者之間的平衡，產(chǎn)品面市時間的壓力加之對產(chǎn)品設(shè)計的快捷性和靈活性要求的提升，使得FPGA的發(fā)展勢頭強勁,但是原有FPGA架構(gòu)固有的弱點——如功耗高、速度慢、資源冗余、價格昂貴等使其在面對復雜功能設(shè)計的要求時還是會感到吃力，因此人們開始考慮通過技術(shù)上的融合在ASIC和FPGA之間找到一條“中間道路”，在其中，結(jié)構(gòu)化ASIC可以說是最成功的嘗試。

比如，Altera推出的結(jié)構(gòu)化ASIC方案——Hardcopy,是一種把FPGA轉(zhuǎn)換為ASIC的平臺，用戶可以使用Stratix FPGA進行原型驗證，一旦設(shè)計穩(wěn)定，可以用Hardcopy來直接替代FPGA進行生產(chǎn)，成本降低70%，而且不用更改電路板。由于結(jié)構(gòu)化ASIC兼具有標準單元ASIC的性價比和FPGA低風險的優(yōu)勢，并大大簡化了設(shè)計過程，因此被某些分析師看作是最有希望的新一代半導體器件。

In-Stat的ASIC/ASSP首席分析師Jerry Worchel認為，“如果你尋找一種高復雜度但需求量小的芯片，F(xiàn)PGA是不二選擇。如果你需要1000至20000單元，而成本要在你的系統(tǒng)預(yù)算約束內(nèi)，則FPGA也是一種好方法。但你肯定不會買10萬單元單價5美元的FPGA,這就是結(jié)構(gòu)化ASIC的市場了。”

頻率和功耗之間的平衡

從半導體設(shè)計及制造方面來說，由于芯片工業(yè)幾近達到功耗和密度的極限，這迫使半導體廠商必須找出變通之道。Altera開發(fā)了使用65納米工藝的可編程硅架構(gòu)，客戶可以根據(jù)自己的應(yīng)用選擇頻率和功耗的組合。Daane在接受記者采訪時說：“功耗是芯片設(shè)計的一個關(guān)鍵因素。能量損耗是我們遇到的一個大問題。單靠降低電壓已經(jīng)不能解決問題了。由于不能再降低電壓，提高密度和頻率也就不容易了。”

所以Altera提出了“性能夠用即可”的理念。也就是說客戶可以在一個架構(gòu)中為具體應(yīng)用選擇所需的頻率和功耗級。Altera把這稱為功耗優(yōu)化設(shè)計。

Daane認為,可編程邏輯需要較高的工藝水平。他說：“我們比其他無廠房半導體公司有更多的工藝工程師。”據(jù)Daane說，在工藝技術(shù)上高投入的結(jié)果是，Altera公司90納米產(chǎn)品的利潤高于公司的平均利潤水平，而競爭對手Xilinx曾公開表示其90納米產(chǎn)品的利潤低于公司的平均利潤水平。