利用高速信號鏈提高醫(yī)學(xué)成像質(zhì)量

與所有非常依賴科技進(jìn)步的行業(yè)一樣，醫(yī)學(xué)成像設(shè)備廠商不得不持續(xù)改進(jìn)他們的產(chǎn)品——主要是改進(jìn)系統(tǒng)的成像質(zhì)量。無論是超聲波反射聲波、核磁共振成像（MRI）磁場擾動還是正電子發(fā)射斷層成像（PET）的正電子發(fā)射，大多數(shù)醫(yī)學(xué)成像技術(shù)均需要患者信號接收傳感器陣列。提高成像質(zhì)量的最直接方法就是擴(kuò)大傳感器陣列規(guī)模。但是由于為設(shè)備添加了更多的傳感器，因此將信號傳輸至處理引擎的信號鏈就必須增加電子器件。

與此同時，廠商還必須提高其系統(tǒng)標(biāo)準(zhǔn)，包括特定電子組件的尺寸、功耗以及性能。系統(tǒng)某一方面的性能增強(qiáng)也許會給其他方面帶來挑戰(zhàn)。僅僅增加傳感器和信號鏈，可能會引發(fā)包括系統(tǒng)尺寸及功耗增大在內(nèi)的不利影響。但是，用于醫(yī)學(xué)成像系統(tǒng)的最新一代信號鏈組件使醫(yī)療系統(tǒng)設(shè)計人員既能改善信號鏈密度和功耗，同時又不影響動態(tài)性能——即系統(tǒng)同時實現(xiàn)更高的成像質(zhì)量、更低的功耗及更小的尺寸。

醫(yī)學(xué)成像接收鏈的組成元件

對于大多數(shù)典型醫(yī)學(xué)成像應(yīng)用來說，傳感器陣列的每個元件都需要其自己的信號鏈從而將傳感器的小信號響應(yīng)傳送并轉(zhuǎn)換成一個fit （one fit）以進(jìn)行數(shù)字信號處理。因為成像應(yīng)用傳感器的信號響應(yīng)性質(zhì)不盡相同，因此信號轉(zhuǎn)換過程中通常離不開三個主要有源組件。首先是低噪聲放大器（LNA），其主要功能是將模擬系統(tǒng)的噪聲系數(shù)（NF）盡可能地固定在一個較低水平。在LNA之后是對信號進(jìn)行增益的另一個放大級，以實現(xiàn)與末級（即模數(shù)轉(zhuǎn)換器（ADC））輸入范圍的最佳匹配。

諸如MRI的應(yīng)用（其通常在信號振幅方面擺幅不大）可以使用固定增益級。但是，如果系統(tǒng)在信號強(qiáng)度（如超聲波）方面存在很大差異，那么該系統(tǒng)則需要可變增益放大器（VGA），并且需要在ADC之前使用可編程增益放大器（PGA）。經(jīng)過ADC以后，模擬信號將被轉(zhuǎn)換成數(shù)字信號并準(zhǔn)備發(fā)送至系統(tǒng)的數(shù)字信號處理器（DSP），該過程一般通過現(xiàn)場可編程門陣列（FPGA）完成進(jìn)入末級的信號處理和轉(zhuǎn)換。對于MRI而言，在LNA和放大器之間也可能有一系列混頻級，以將磁體射頻（RF）能量轉(zhuǎn)換成為低頻能量。因為每個元件都需要三個或更多器件，傳感器每增加一倍，僅接受信號鏈的模擬組件數(shù)量就可能需要增加到原來的6至10倍！另外，功耗要求的增加就更不用說了。難怪系統(tǒng)設(shè)計人員總是不斷要求組件供應(yīng)商對其新型集成電路（IC）設(shè)計進(jìn)行創(chuàng)新，以解決尺寸相關(guān)的問題。

高集成度：數(shù)量更多，尺寸更小

一個主要的改進(jìn)方面就是將越來越多的有源器件集成在一個芯片上，進(jìn)而減少系統(tǒng)所需的IC數(shù)量。就一個典型的超聲波接受鏈而言，每個傳感器可能都需要四個器件，其中三個為放大器。憑借現(xiàn)代設(shè)計與工藝，IC供應(yīng)商現(xiàn)在可提供將LNA、VCA以及PGA集成在一個可變增益放大器的器件，最終將芯片數(shù)量減少了三分之一。另外，當(dāng)前的設(shè)計通常在每個芯片中都包括多個信號鏈通道，如TI推出的VCA8617器件在其每個芯片中都擁有多達(dá)8個VGA通道。通過器件的集成，系統(tǒng)設(shè)計人員可以優(yōu)化其設(shè)計，從而在功耗與性能之間做出權(quán)衡（如圖1所示）。VCA8613為一款類似的器件，相對于105 mW而言，該器件的功耗僅為75 mW，但是卻出現(xiàn)了較高的噪聲（1.2與1.0相比較而言）。

圖1，即定VGA的噪聲系數(shù)與性能的關(guān)系

更低的功耗以及更高的性能

和放大器一樣，對ADC的其他部分也進(jìn)行了類似的集成。許多現(xiàn)代設(shè)計都具有與8通道VGA相匹配的8個ADC通道。同時，ADC雖然大幅降低了功耗，但是不會影響它們在典型醫(yī)學(xué)成像應(yīng)用中運行包絡(luò)的性能。由于醫(yī)學(xué)成像應(yīng)用的噪聲和線性度的約束，放大級通常為諸如鍺-硅之類的內(nèi)置工藝。這些工藝使典型響應(yīng)頻率（從DC至20 MHz）達(dá)到了最佳平衡——低噪聲、低功耗以及高線性度。相反，高速ADC通常使用CMOS工藝進(jìn)行構(gòu)建，因為該技術(shù)針對10-14位精度轉(zhuǎn)換器在功耗與性能方面做了很好的權(quán)衡。

由于CMOS技術(shù)的進(jìn)步，ADC的功耗特性與外形尺寸已大大降低，但是其性能卻大大提高。與以前的ADC相比，ADS5271的ADC通道增加了四倍，信噪比（SNR）提高了5.5dB.通過進(jìn)一步提高通道密度，新一代ADC將每個通道的功耗和板級空間降低了66%.另外，輸入頻率（IF）的ADC性能提高已實現(xiàn)了MRI的全新系統(tǒng)架構(gòu)。MRI機(jī)器主磁體的窄帶IF范圍為30至140 MHz.傳統(tǒng)架構(gòu)將IF ADC對輸入頻率進(jìn)行采樣?，F(xiàn)在，新一代14和16位ADC可在此范圍內(nèi)對IF進(jìn)S-D向下混合接近DC，在此可以使用一個高精度行輕松采樣。憑借數(shù)字抽取技術(shù)，這些ADC可實現(xiàn)與使用傳統(tǒng)架構(gòu)所實現(xiàn)的相似的信噪比（SNR），從而在提高成像性能的同時節(jié)省了板級空間。

隨著成像技術(shù)在醫(yī)學(xué)應(yīng)用中更加廣泛的使用，設(shè)備廠商將不斷設(shè)計推出成像質(zhì)量更佳的新型系統(tǒng)。為了幫助設(shè)備廠商追求卓越的成像效果，領(lǐng)先的半導(dǎo)體公司將不斷研究、開發(fā)和推出其所需的技術(shù)，以滿足高品質(zhì)成像產(chǎn)品的需求，這些產(chǎn)品的外形尺寸將更加小巧、功耗更低。