<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 消費(fèi)電子 > 設(shè)計(jì)應(yīng)用 > IC設(shè)計(jì)中的低功耗解決方案

          IC設(shè)計(jì)中的低功耗解決方案

          作者: 時(shí)間:2017-06-08 來源:網(wǎng)絡(luò) 收藏

            Cadence Low-Power Solution是業(yè)界第一個(gè)將邏輯設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)技術(shù)與Si2認(rèn)可的Common Power Format(CPF)相結(jié)合的完整流程。將這種全面的方法應(yīng)用于低功耗設(shè)計(jì),團(tuán)隊(duì)可以提高效率、降低風(fēng)險(xiǎn),并實(shí)現(xiàn)時(shí)序、功率和面積要求之間的更好的權(quán)衡。

          本文引用地址:http://www.ex-cimer.com/article/201706/351884.htm

            低功耗的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)的集成解決方案

            功耗是半導(dǎo)體產(chǎn)業(yè)浮現(xiàn)的首要問題 便攜和無線通訊消費(fèi)電子設(shè)備的功耗考慮已經(jīng)成為很多產(chǎn)品規(guī)范的主要考慮因素。即便是有線設(shè)備以及在過去電池電力不成問題的其它產(chǎn)業(yè)領(lǐng)域,封裝、穩(wěn)定性和冷卻成本也使得功耗成為更小尺寸工藝中的突出問題。特別是當(dāng)設(shè)計(jì)轉(zhuǎn)向90納米以下工藝節(jié)點(diǎn)之后,功耗管理成為整個(gè)設(shè)計(jì)和制造鏈中的一個(gè)重要考慮。

            采用高級(jí)功率管理技術(shù)進(jìn)行設(shè)計(jì) 為達(dá)到所需的功耗目標(biāo),設(shè)計(jì)團(tuán)隊(duì)越來越多地采用高級(jí)功率管理技術(shù),例如多供應(yīng)電壓(MSV)和電源關(guān)斷(PSO)。不過這些技術(shù)提高了設(shè)計(jì)復(fù)雜度并帶來了風(fēng)險(xiǎn)。傳統(tǒng)設(shè)計(jì)流程無法解決因采用高級(jí)低功耗技術(shù)而導(dǎo)致的新問題。結(jié)果設(shè)計(jì)團(tuán)隊(duì)通常求助于專門的或者高度缺乏靈活性的方法。其結(jié)果是效率更加 低下、上市時(shí)間更長、芯片故障風(fēng)險(xiǎn)提高,以及性能、時(shí)序和功耗之間的低效權(quán)衡。

            業(yè)界第一套完整的低功耗解決方案 為幫助設(shè)計(jì)團(tuán)隊(duì)采用高級(jí)功耗降低技術(shù),Cadence開發(fā)了低功耗芯片設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)的第一套完整的解決方案。Cadence Low-Power Solution結(jié)合了一批來自多種Cadence平臺(tái)的技術(shù),這些先進(jìn)的產(chǎn)品都應(yīng)用了Common Power Format (CPF)——這是Si2認(rèn)可的規(guī)格,用于在設(shè)計(jì)過程初期確定節(jié)能技術(shù),這使他們可以分享和復(fù)用智能的低功耗設(shè)計(jì)。

            Cadence Low-Power Solution的優(yōu)點(diǎn)包括

            · 降低風(fēng)險(xiǎn) : 將手動(dòng)調(diào)整的需要降到最低,使用強(qiáng)勁的驗(yàn)證方法,設(shè)計(jì)團(tuán)隊(duì)可以消除源自功能和結(jié)構(gòu)缺陷的芯片故障風(fēng)險(xiǎn)。

            · 更高的效率和更快的上市時(shí)間 : 高度集成和自動(dòng)化幫助設(shè)計(jì)團(tuán)隊(duì)維持高生產(chǎn)力水平。此外,通過在流程中減少迭代次數(shù),并控制芯片的重新投片,設(shè)計(jì)團(tuán)隊(duì)可以有效解決上市時(shí)間問題。

            · 改進(jìn)的芯片質(zhì)量(QoS) : 通過流程初期易于使用的“假設(shè)”探索,設(shè)計(jì)師可以確定最理想的功率結(jié)構(gòu),以實(shí)現(xiàn)目標(biāo)規(guī)格。隨后,實(shí)現(xiàn)流程中的優(yōu)化引擎能夠?qū)r(shí)序、功率和面積目標(biāo)進(jìn)行最適當(dāng)?shù)臋?quán)衡。

            技術(shù)

            Cadence Low-Power Solution將邏輯設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)技術(shù)與Common Power Format (CPF) 相結(jié)合。這些兼容CPF的高級(jí)技術(shù)能夠在最先進(jìn)和充滿挑戰(zhàn)性的中實(shí)現(xiàn)低功耗設(shè)計(jì)。

            · Incisive Design Team Simulator and Incisive Enterprise Simulator

          · Incisive Design Team Manager and Incisive Enterprise Manager

            · Encounter RTL Compiler全局綜合

            · Encounter Conformal Low Power

            · Encounter Test

            · Encounter System

          · VoltageStorm power rail驗(yàn)證



          關(guān)鍵詞: SoC

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();