跨界嵌入式處理器—填補(bǔ)高性能與易用性之間的空白

　　概述

　　作為成千上萬的智能物聯(lián)網(wǎng)產(chǎn)品的核心，嵌入式處理器的獨(dú)特之處在于其對功能和性能的精確定制。展望激動人心的未來互聯(lián)世界，我們發(fā)現(xiàn)傳統(tǒng)嵌入式處理器與千變?nèi)f化的物聯(lián)網(wǎng)需求之間存在的差距正在不斷增大，人們需要處理器提供更低功耗、更經(jīng)濟(jì)的可擴(kuò)展性，更強(qiáng)的計(jì)算性能、更高的安全性，以及更好的用戶體驗(yàn)。為滿足這一需求，我們需要突破應(yīng)用處理器和MCU之間的界限，打造一類新的“跨界”嵌入式處理器。這種新型應(yīng)用處理器采用了MCU內(nèi)核，但基于應(yīng)用處理器的架構(gòu)方式，既能實(shí)現(xiàn)應(yīng)用處理器的高性能和豐富功能，同時又兼具傳統(tǒng)MCU的易用性和實(shí)時低功耗運(yùn)行特性。本白皮書主要介紹這種跨界處理器的架構(gòu)方式，以及它們提供的重要優(yōu)勢。

　　目錄

　　1 應(yīng)用處理器與MCU

　　2 “跨界”處理器—從性能差距到新解決方案領(lǐng)域

　　3 降低成本—去除片內(nèi)閃存

　　4 集高性能、低延遲、高能效和安全性于一體

　　5 相關(guān)行業(yè)和應(yīng)用

　　6 i.MX RT跨界處理器

　　7 結(jié)論

　　應(yīng)用處理器與MCU

　　多年以來，嵌入式處理領(lǐng)域一直根據(jù)設(shè)計(jì)的需求分為兩個不同的陣營。要求經(jīng)濟(jì)實(shí)惠和靈活實(shí)用的應(yīng)用場合會依賴于MCU。超出MCU功能范圍的設(shè)計(jì)會改為使用應(yīng)用處理器。但是，對于嵌入式設(shè)計(jì)師而言，在MCU和應(yīng)用處理器之間實(shí)現(xiàn)無縫擴(kuò)展并非易事。在MCU和應(yīng)用處理器之間做決定時，嵌入式設(shè)計(jì)師如今通常會遇到幾個痛點(diǎn)，包括：

　　? 需要比MCU更多的功能(更高的性能、更多顯示、更多連接選項(xiàng))，但不能增加成本或復(fù)雜性

　　? 缺少經(jīng)驗(yàn)豐富的員工和/或預(yù)算資源，難以為基于Linux的應(yīng)用處理器設(shè)計(jì)提供支持

　　? 既需要實(shí)時系統(tǒng)，也需要應(yīng)用處理器級別的性能和集成度

　　? 必須為應(yīng)用處理器的設(shè)計(jì)降低整體物料成本，同時保持性能水平不變

　　消費(fèi)者對于提升智能，安全領(lǐng)域產(chǎn)品的用戶體驗(yàn)以及功能的需求從未止步，這也推動了MCU和應(yīng)用處理器的雙雙發(fā)展。但是，對于很多新興的使用案例，不管是應(yīng)用處理器還是MCU，都無法完全滿足該情形的需求。這一問題的完美示例就是，一位設(shè)備設(shè)計(jì)師想要在其產(chǎn)品設(shè)計(jì)中添加物聯(lián)網(wǎng) (IoT) 功能(例如，數(shù)據(jù)處理、無線連接、顯示支持)，同時不能大幅增加單臺設(shè)備的成本，也不能因?yàn)榇蠓秶闹匦略O(shè)計(jì)而大大延長其上市時間。

　　“跨界”處理器—從性能空白到新解決方案領(lǐng)域

　　我們相信，更智能的互聯(lián)世界的發(fā)展應(yīng)當(dāng)由創(chuàng)新推動，不應(yīng)受限于MCU和應(yīng)用處理器之間的選擇。嵌入式產(chǎn)品設(shè)計(jì)師應(yīng)能夠自由選擇最能為其設(shè)計(jì)帶來創(chuàng)新的處理器，而不是讓處理器的選擇限制了其最終設(shè)計(jì)中可能實(shí)現(xiàn)的創(chuàng)新。在MCU和應(yīng)用處理器之間靈活擴(kuò)展是可行的，但需要采用一類新的跨界嵌入式處理器來打破高端MCU和低端應(yīng)用處理器之間的技術(shù)鴻溝。這些跨界嵌入式處理器主要面向消費(fèi)者、工業(yè)和不斷發(fā)展的物聯(lián)網(wǎng)應(yīng)用，能夠?yàn)樵O(shè)計(jì)提供應(yīng)用處理器的高性能和功能性，同時兼具M(jìn)CU的易用性、低功耗、實(shí)時運(yùn)行以及低中斷延遲特性。此外，跨界處理器的架構(gòu)中無需使用嵌入式閃存、外部DDR存儲器和電源管理IC，因此降低了系統(tǒng)的總體成本。

　　跨界處理器使用應(yīng)用處理器架構(gòu)，提供高集成度、高速外設(shè)、更高的安全性以及可提升用戶體驗(yàn)的引擎(例如， 2D/3D顯卡)，但僅通過運(yùn)行實(shí)時操作系統(tǒng)(例如RTOS)的低功耗MCU內(nèi)核為系統(tǒng)提供動力。因此，跨界處理在市場中界定了一塊全新的急需領(lǐng)域，能夠幫助MCU客戶升級到應(yīng)用處理器級別的性能，同時沿用當(dāng)前的工具鏈，而且可能不需要花時間和成本將復(fù)雜的Linux(或其他更高級別的操作系統(tǒng))軟件開發(fā)納入其產(chǎn)品設(shè)計(jì)周期。

　　降低成本—無需片內(nèi)閃存

　　在理想環(huán)境中，當(dāng)可執(zhí)行代碼和數(shù)據(jù)被存儲在片內(nèi)SRAM中，并從此存儲中執(zhí)行CPU內(nèi)核操作時，嵌入式處理器的性能達(dá)到最高。即便在片內(nèi)SRAM中，也只有“緊耦合內(nèi)存” (TCM) 能夠?yàn)閮?nèi)核提供單周期訪問。對TCM以外任何存儲器的訪問都會增加所需的CPU時鐘周期，從2級緩存到片內(nèi)閃存再到外部閃存的訪問損耗越來越大。因此，只有由高密度片內(nèi)SRAM配置而成的TCM才能提供理論上最高的性能。

　　但在現(xiàn)實(shí)中，集成SRAM的每平方毫米成本非常高昂，對于在更加成熟的工藝技術(shù)節(jié)點(diǎn)上制造的MCU來說，更是如此。因此，嵌入式閃存成為了MCU的所需組件，作為片內(nèi)SRAM的補(bǔ)充。 MCU中的嵌入式閃存被用于存儲可執(zhí)行程序和重要的用戶/系統(tǒng)數(shù)據(jù)，以便內(nèi)核快速訪問這些內(nèi)容，而無需從外部存儲器獲取。

　　但是，我們認(rèn)為，在滿足MCU和應(yīng)用處理器之間的客戶需求時，片上嵌入式閃存的技術(shù)限制和相關(guān)的成本成為了一個很大的負(fù)擔(dān)。嵌入式閃存價格昂貴且富有挑戰(zhàn)性，對于高級工藝技術(shù)節(jié)點(diǎn)而言尤其如此。嵌入閃存所需的額外處理會大幅提升芯片的成本。擺脫片上閃存的負(fù)擔(dān)不但能夠降低成本，還有助于實(shí)現(xiàn)更高頻率的運(yùn)行，從而提升處理器性能，進(jìn)而讓產(chǎn)品設(shè)計(jì)師能夠提升性能，提高效率并增加更多功能。

　　由于跨界處理器采用了應(yīng)用處理器架構(gòu)，它們能夠在高級技術(shù)節(jié)點(diǎn)( 40nm和更高水平)上制造，具有大幅縮小的SRAM位單元，使得集成高密度SRAM比嵌入閃存更加經(jīng)濟(jì)高效。在跨界設(shè)計(jì)架構(gòu)中， SRAM可以配置為具有“零等待”單周期訪問的TCM，從而大幅提升系統(tǒng)性能。憑借這種關(guān)鍵設(shè)計(jì)特性，跨界處理器的有效性能將遠(yuǎn)遠(yuǎn)超出MCU同等產(chǎn)品。

　　集高性能、低延遲、高能效和安全性于一體

　　高性能

　　想象一下TCM和緩存(片內(nèi)SRAM)極小，但嵌入式閃存密度極高的典型MCU。執(zhí)行應(yīng)用代碼期間，最近的指令和數(shù)據(jù)通常都被存儲在TCM/緩存中，以便后續(xù)從CPU內(nèi)核快速訪問。但是，由于緩存密度低，大部分指令和數(shù)據(jù)都必須存儲在嵌入式閃存或者外部NOR或NAND閃存中。因此， CPU內(nèi)核不得不訪問非TCM或非緩存存儲器(也稱為“緩存未命中率”)，每次訪問都會大幅降低有效性能，因?yàn)镃PU必須等待數(shù)十個周期以待數(shù)據(jù)抵達(dá)。因此，緩存未命中率越高， MCU的有效性能越低。

　　對于合理架構(gòu)、具備高密度TCM和緩存的跨界嵌入式處理器而言，即使緩存未命中率高達(dá)5%，其有效性能也始終高于MCU。(緩存未命中率5%可以理解為， CPU內(nèi)核在緩存存儲器中尋找所需指令或數(shù)據(jù)的嘗試中，平均每20次中失敗1次，需要訪問嵌入式閃存或外部閃存。)但是，對于最為常見的物聯(lián)網(wǎng)應(yīng)用，具備高密度片內(nèi)TCM或緩存的跨界處理器的緩存未命中率可低至1-2%，因此能夠提供明顯高于MCU的有效性能。

　　低中斷延遲

　　在協(xié)調(diào)對內(nèi)部和外部硬件事件做出及時響應(yīng)方面，中斷在嵌入式系統(tǒng)中發(fā)揮了重要作用。在與用戶交互的實(shí)時系統(tǒng)中，它們發(fā)揮的作用尤其重要，這是因?yàn)橛捎脩糨斎胗|發(fā)的外部事件需要CPU做出可靠的低延遲即時響應(yīng)。試想一下，具備用戶輸入的視頻流物聯(lián)網(wǎng)應(yīng)用或恒溫器設(shè)備，如果系統(tǒng)不能實(shí)時對用戶輸入做出響應(yīng)，用戶體驗(yàn)將大打折扣，甚至用戶可能會認(rèn)為產(chǎn)品無響應(yīng)。因此，中斷響應(yīng)時間是跨界處理器應(yīng)用的一個關(guān)鍵特性。

　　中斷延遲這個詞指的是CPU響應(yīng)內(nèi)部或外部事件的中斷請求時所需的時鐘周期數(shù)。對于大部分具有實(shí)時響應(yīng)要求的物聯(lián)網(wǎng)應(yīng)用，中斷延遲成為了衡量有效性能的一個非常重要的指標(biāo)。

　　對于運(yùn)行高級別操作系統(tǒng)(非實(shí)時操作系統(tǒng))的通用應(yīng)用處理器，服務(wù)外部中斷并非首要任務(wù)。在完成當(dāng)前的任務(wù)之前，CPU通常不會響應(yīng)中斷服務(wù)例程 (ISR) 請求。這就導(dǎo)致在提出中斷請求之后，需要經(jīng)過多達(dá)數(shù)百個延遲周期，內(nèi)核才會開始服務(wù)此請求。對于運(yùn)行實(shí)時操作系統(tǒng)、內(nèi)核優(yōu)先響應(yīng)中斷的MCU而言，就不會出現(xiàn)這種情況。即使在不同中斷之間，也可以通過合理安排優(yōu)先級結(jié)構(gòu)，確保最高優(yōu)先級的中斷達(dá)到最低的中斷延遲?？缃缣幚砥鞑捎肕CU內(nèi)核構(gòu)建，因此即使它們采用應(yīng)用處理器架構(gòu)，也延續(xù)了低中斷延遲這一重要特性?？缃缣幚砥鞯闹袛嘌舆t最低可達(dá)到10-20ns，而應(yīng)用處理器的延遲通常長達(dá)1毫秒。因此，跨界處理器最適合物聯(lián)網(wǎng)應(yīng)用。

　　高能效

　　跨界嵌入式處理器集成了高性能DC-DC轉(zhuǎn)換器，并采用行之有效的門控電源技術(shù)來優(yōu)化能效。事實(shí)上，憑借目前嵌入式處理器廣泛使用的40nm處理平臺，跨界處理器的運(yùn)行功率最低能夠達(dá)到100uA/MHz，不到目前處于市場領(lǐng)先地位的MCU的一半。對于如今市場上未集成DC-DC轉(zhuǎn)換器的很多MCU，或者當(dāng)系統(tǒng)設(shè)計(jì)出于成本考慮未使用外部DC-DC轉(zhuǎn)換器或PMIC時，其電流消耗最高會達(dá)到300uA/MHz，導(dǎo)致它們不太適合采用電池供電的應(yīng)用。

　　對于MCU，嵌入式閃存相比訪問外部存儲器的優(yōu)勢之一是可以實(shí)現(xiàn)更低的動態(tài)功耗。這在意料之中，因?yàn)樵L問外部存儲器時，數(shù)據(jù)必須通過電容I/O驅(qū)動，處理器因此需要耗費(fèi)更多能量。但正如之前所述，在跨界處理器中，因?yàn)楦呙芏绕瑑?nèi)SRAM的原因，對外部閃存的訪問很有限。此外，跨界處理器采用先進(jìn)技術(shù)節(jié)點(diǎn)和低功率處理平臺構(gòu)建，并與低功耗SRAM集成，因此與傳統(tǒng)MCU相比，能夠降低整體的動態(tài)功耗。

　　再者，存儲器制造商目前以極低的成本提供超低功耗的串行NOR閃存，從而降低了系統(tǒng)級別的功耗。如果將采用低功耗串行閃存的跨界嵌入式處理器封裝到SiP，能效可進(jìn)一步得到提升，因?yàn)镮/O引腳的電容負(fù)載較低。如果SiP成本對某些應(yīng)用能夠合理化(考慮SiP提供的外形尺寸優(yōu)勢)，那么兼具跨界處理功能和額外存儲器的解決方案將非常具有吸引力。

　　安全性

　　存儲在嵌入式閃存中的數(shù)據(jù)可靠而安全，這通常被援引為在處理器設(shè)計(jì)中采用嵌入式閃存的原因。片內(nèi)存儲的關(guān)鍵數(shù)據(jù)和敏感應(yīng)用程序可即時獲取，無需通過外部引腳與芯片之間來回傳輸。只要與芯片之間來回傳輸數(shù)據(jù)，就會給黑客提供攻擊的機(jī)會(旁路攻擊) ，讓他們可以通過監(jiān)控?cái)?shù)據(jù)引腳中的電信號來攔截或破壞數(shù)據(jù)。如果數(shù)據(jù)未加密(以“明文”傳輸?shù)臄?shù)據(jù))，這一弱點(diǎn)尤其令人擔(dān)憂。

　　然而，使用跨界嵌入式處理器則沒有這種隱憂，因?yàn)樗鼈儾捎昧伺c應(yīng)用處理器類似的數(shù)據(jù)保護(hù)架構(gòu)?？缃缣幚砥鹘鉀Q方案采用硬件加速加密模塊，使數(shù)據(jù)能夠以加密的格式存儲在外部存儲器中。需要時，加密數(shù)據(jù)被傳輸至芯片，在讀取時“即時”解密，無需經(jīng)過等待解密的周期?？缃缣幚砥髦械倪@些高級加密加速器能夠大幅提高加密/解密吞吐量，從而無需使用片內(nèi)非易失存儲器來滿足安全性的需求。

　　即使在硬件加密不適用的情況下，跨界處理器的高性能內(nèi)核也可用來實(shí)施軟件加密。相比傳統(tǒng)MCU，這是一個明顯的優(yōu)勢; MCU內(nèi)核的性能較低，必須通過采用硬件加密模塊來提供物聯(lián)網(wǎng)應(yīng)用所需的加密吞吐量。

　　基于半導(dǎo)體行業(yè)在開發(fā)先進(jìn)存儲器方面取得的進(jìn)展，我們預(yù)測在未來兩到三年內(nèi)，非易失性存儲器(例如MRAM、 RRAM等)似乎可用于與嵌入式處理器集成。它們易于單片集成，可功能多樣(包括替換片內(nèi)2/3級緩存)，具有即開即用的用戶體驗(yàn)，可用于片內(nèi)安全數(shù)據(jù)庫，或替代傳統(tǒng)嵌入式閃存。跨界處理器有望從同過集成這些新興存儲器，從而發(fā)揮更大優(yōu)勢。

　　相關(guān)行業(yè)和應(yīng)用程序

　　作為高性能與易用性特性的有效融合，跨界解決方案適合一系列特定的應(yīng)用，在此之前，這些應(yīng)用的某些功能通過應(yīng)用處理器和MCU產(chǎn)品都無法得到滿足?？缃缣幚砥髂艽笳谷_的一些應(yīng)用包括(但不限于)：

　　? 用于高端、消費(fèi)性音頻設(shè)備的音頻子系統(tǒng)設(shè)計(jì)，包括吉他音效踏板等專用設(shè)備。

　　? 面向大眾市場應(yīng)用的通用嵌入式設(shè)計(jì)，例如測量系統(tǒng)、醫(yī)療設(shè)備、售貨機(jī)以及物聯(lián)網(wǎng)網(wǎng)關(guān)。

　　? 人機(jī)界面 (HMI) 圖形功能，適用于家居和樓宇自動化(例如HVAC溫度控制、安保、照明控制面板)、工業(yè)計(jì)算設(shè)計(jì)(例如EBS、 PLC、工廠自動化、測試和測量、 M2M、 HMI控制、裝配線機(jī)器人)以及消費(fèi)類產(chǎn)品(例如智能家電、攝像機(jī)、LCD及其他高端顯示屏)。

　　? 電動機(jī)控制和電源轉(zhuǎn)換，適用于3D打印機(jī)、熱敏打印機(jī)、無人機(jī)等專業(yè)設(shè)備，以及機(jī)器人真空吸塵器等消費(fèi)類產(chǎn)品。

　　i.MX RT跨界處理器

　　憑借數(shù)十年來為消費(fèi)者、工業(yè)和物聯(lián)網(wǎng)市場提供MCU和應(yīng)用處理器的領(lǐng)導(dǎo)經(jīng)驗(yàn)，恩智浦開發(fā)出了全新嵌入式處理器系列—— i.MX RT跨界系列處理器。新型的i.MX RT跨界系列處理器基于ARM? Cortex?-M7內(nèi)核，采用了i.MX 6ULL應(yīng)用處理器架構(gòu)，囊括了上文提到的跨界處理器的所有特性，提供了市場上首款真正能夠填補(bǔ)MCU和應(yīng)用處理器之間空白的解決方案。它把應(yīng)用處理器級別的性能帶到了MCU領(lǐng)域，能夠支持實(shí)時、高性能處理功能，例如攝像頭和顯示功能。

　　高性能、 實(shí)時處理

　　i.MX RT系列的內(nèi)核運(yùn)行速度可達(dá)600 MHz(相比之下，現(xiàn)有MCU的最高速度只有400MHz)。這是目前具有最高性能水平的Cortex-M7解決方案，可提供3015 CoreMark?/1284 DMIPS (> 2 DMIPS/MHz)。

　　得益于高密度的512KB TCM SRAM， i.MX RT系列還能夠?qū)崿F(xiàn)超快的實(shí)時響應(yīng)。其中斷延遲低至20納秒，在全世界所有基于ARM Cortex的產(chǎn)品中，這是最短的中斷延遲，這都?xì)w功于高性能和Cortex-M7內(nèi)核的強(qiáng)強(qiáng)組合?？偠灾?， i.MX RT跨界處理器的性能可達(dá)競爭產(chǎn)品的2倍。

　　i.MX RT系列不僅具備應(yīng)用處理器級別的性能，它們還提供基于MCU的產(chǎn)品設(shè)計(jì)空間里所具備的關(guān)鍵可用性特性：易用性、低成本以及與現(xiàn)有實(shí)時軟件基礎(chǔ)設(shè)施和工具鏈的兼容性。

　　豐富的集成

　　i.MX RT系列支持包含高級多媒體的產(chǎn)品設(shè)計(jì)，以實(shí)現(xiàn)GUI和增強(qiáng)型人機(jī)界面 (HMI) 體驗(yàn)。其特性包括高級2D圖形加速引擎、 LCD顯示屏控制器、攝像頭接口以及提供高性能、多通道音頻流的音頻接口。

　　正如上文所述， i.MX RT跨界處理器系列還通過廣泛的外部存儲器接口選項(xiàng)(包括NAND、 eMMC、 QuadSPI NOR閃存和并行NOR閃存)支持更大的設(shè)計(jì)靈活性。由于在外部存儲器之間使用高速接口，加之即時解密可實(shí)現(xiàn)安全的外部數(shù)據(jù)存儲，因此無需使用嵌入式閃存。

　　就連接性而言， i.MX RT跨界處理器支持有線(以太網(wǎng)、 USB等)和無線標(biāo)準(zhǔn)，例如Wi-Fi?、 Bluetooth?、 BLE、 Zigbee?、Thread?以及其他選項(xiàng)，讓互聯(lián)世界數(shù)以千計(jì)的應(yīng)用成為可能。

　　使用簡便

　　i.MX RT系列旨在讓基于MCU的開發(fā)人員能夠輕松使用這些新型跨界處理器，而無需投入大量精力來開發(fā)新軟件實(shí)現(xiàn)工具或?qū)W習(xí)更高級別的操作系統(tǒng)，例如Linux或Android?，F(xiàn)有的MCU客戶能夠利用i.MX RT系列大幅提升性能功能，同時繼續(xù)使用他們現(xiàn)有的工具鏈(例如MCUXpresso、 IAR和Keil)。

　　i.MX RT還支持使用恩智浦的FreeRTOS、 SDK、 ARM? mbedTM以及提供軟件庫、在線工具和相應(yīng)支持的全球ARM生態(tài)系統(tǒng)來實(shí)現(xiàn)快速原型制作和開發(fā)。使用與Arduino?硬件盾板兼容的低成本評估套件 (EVK)，還可以進(jìn)一步加快開發(fā)速度。

　　此外， i.MX RT解決方案還采用單電壓輸入來簡化電路設(shè)計(jì)。

　　低物料 (BOM) 成本

　　通過將最高的功能性與行業(yè)領(lǐng)先的性能和能效相結(jié)合， i.MX RT系列還可為基于Cortex-M7的嵌入式系統(tǒng)提供最低的成本。它采用經(jīng)濟(jì)實(shí)惠的10x10 BGA封裝，間距為0.65mm，可實(shí)現(xiàn)低成本的四層PCB設(shè)計(jì)。

　　基于Cortex-M7內(nèi)核構(gòu)建也使其無需昂貴的配套器件。例如，有了具有DC-DC轉(zhuǎn)換器的全集成電源管理功能，無需再配備外部電源。 512 KB片內(nèi)SRAM意味著無需使用外部DRAM，從而進(jìn)一步降低總物料成本。

　　軟件支持

　　當(dāng)前基于MCU的開發(fā)人員可以繼續(xù)使用現(xiàn)有的軟件基礎(chǔ)來開發(fā)基于i.MX RT的產(chǎn)品。但是，在轉(zhuǎn)變到采用不使用Linux代碼的處理解決方案來構(gòu)建系統(tǒng)，應(yīng)用處理器領(lǐng)域的開發(fā)人員將抱持一些疑問。但是在轉(zhuǎn)變到不使用Linux代碼的解決方案的開發(fā)過程當(dāng)中，這也會給應(yīng)用處理器領(lǐng)域的開發(fā)者帶來困惑。

　　i.MX RT處理器運(yùn)行RTOS軟件，而應(yīng)用處理器需要基于Linux的軟件。這要求基于應(yīng)用處理器的開發(fā)人員學(xué)習(xí)更多與使用實(shí)時操作系統(tǒng)構(gòu)建系統(tǒng)有關(guān)的知識，但這種付出是值得的，因?yàn)樗麄兛梢越佑|到一個廣闊的市場領(lǐng)域，該領(lǐng)域的產(chǎn)品要求以更低的成本提供高性能和增強(qiáng)的用戶體驗(yàn)。

　　結(jié)論

　　當(dāng)今市場越來越需要高效、高性能的嵌入式處理技術(shù)來提供增強(qiáng)的用戶體驗(yàn)和更高的數(shù)據(jù)處理能力，同時不增加成本和功耗，這就導(dǎo)致嵌入式處理器領(lǐng)域內(nèi)出現(xiàn)了空白。為了填補(bǔ)這種空白，我們推出了一種新型嵌入式處理器，它們具備應(yīng)用處理器典型的性能等級和安全功能，同時兼具M(jìn)CU的易用性、實(shí)時運(yùn)行和低功耗特性。我們借助這些跨界處理器來響應(yīng)日益發(fā)展的市場需求，旨在為更加智能、安全且不斷發(fā)展的互聯(lián)市場提供具備最高性能且經(jīng)濟(jì)高效的嵌入式解決方案。