<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 新品快遞 > UltraSoC宣布推出業(yè)界首款支持RISC-V的處理器跟蹤技術(shù)

          UltraSoC宣布推出業(yè)界首款支持RISC-V的處理器跟蹤技術(shù)

          作者: 時(shí)間:2017-07-03 來源:電子產(chǎn)品世界 收藏

            領(lǐng)先的嵌入式分析技術(shù)開發(fā)商日前宣布:公司已經(jīng)開發(fā)出處理器跟蹤技術(shù),可支持基于開源架構(gòu)的產(chǎn)品。公司已經(jīng)為處理器跟蹤技術(shù)開發(fā)了一套規(guī)范,將提供給基金會(huì)( Foundation)作為整個(gè)開源規(guī)范的一部分。此外,如今成為了首家可提供此項(xiàng)功能的生態(tài)系統(tǒng)參與者。

          本文引用地址:http://www.ex-cimer.com/article/201707/361292.htm

            5家內(nèi)核(core)供應(yīng)商也已經(jīng)宣布他們支持新的跟蹤規(guī)范,使該規(guī)范成為軟件開發(fā)人員的一項(xiàng)關(guān)鍵功能,而不必?fù)?dān)心其使用的是何種處理器;該規(guī)范的交付是RISC-V生態(tài)系統(tǒng)的發(fā)展過程中,向前邁出的重要一步。

            RISC-V是一種開源指令集架構(gòu),最初由UC Berkeley開發(fā),但現(xiàn)在正得到更廣泛的采用。UltraSoC是RISC-V基金會(huì)的成員,積極地推動(dòng)著其周邊開發(fā)生態(tài)系統(tǒng)的成長。處理器跟蹤功能支持軟件開發(fā)人員去詳細(xì)地、一條指令接著一條指令地查看程序,因而成為了軟件開發(fā)人員的一項(xiàng)關(guān)鍵且必需的功能。

            “RISC-V是一種非常好的架構(gòu):但是僅有一個(gè)架構(gòu)是不夠的,”UltraSoC首席執(zhí)行官Rupert Baines說道?!翱蛻粜枰粋€(gè)可以讓設(shè)計(jì)人員進(jìn)行控制且驅(qū)動(dòng)創(chuàng)新的一整套生態(tài)系統(tǒng)。UltraSoC旨在借助自己面向調(diào)試和開發(fā)的知識(shí)產(chǎn)權(quán)(IP)產(chǎn)品,在其中發(fā)揮重要作用,而支持RISC-V的處理器跟蹤技術(shù)是該項(xiàng)工作中的一種重要支撐力量?!?/p>

            UltraSoC正與包括晶心科技(Andes Technology)、Codasip、Roa Logic、SiFive和Syntacore等主要RISC-V內(nèi)核供應(yīng)商合作,打算在2017年晚些時(shí)候向RISC-V基金會(huì)遞交一份有關(guān)處理器跟蹤格式的提議,以作為開源標(biāo)準(zhǔn)實(shí)現(xiàn)的基礎(chǔ)。

            晶心科技首席技術(shù)官兼研發(fā)高級(jí)副總裁Charlie Hong-Men Su博士評(píng)論道:“我們的AndeStar? V5架構(gòu)是一種RISC-V的超集,它引發(fā)了客戶的濃厚興趣,這是因?yàn)樵谪S富的產(chǎn)品解決方案和服務(wù)、以及日益成長的RISC-V生態(tài)系統(tǒng)的支持下,晶心科技實(shí)現(xiàn)了20億單位出貨量的業(yè)績記錄。晶心科技?xì)g迎RISC-V生態(tài)系統(tǒng)的持續(xù)強(qiáng)化,例如UltraSoC這次發(fā)布的重要的商用處理器跟蹤功能?!?/p>

            Codasip首席執(zhí)行官Karel Masarik代表該公司說道:“隨著我們更多的客戶采用RISC-V,圍繞著部署和調(diào)試必然產(chǎn)生了對(duì)豐富且標(biāo)準(zhǔn)化生態(tài)系統(tǒng)的需求。讓這些生態(tài)系統(tǒng)就位,對(duì)于確保RISC-V成為所有開發(fā)團(tuán)隊(duì)的首選是至關(guān)重要的。我們非常高興將提議的跟蹤標(biāo)準(zhǔn)集成到我們已被廣泛采用的Codix-Bk RISC-V處理器IP和工具中?!?/p>

            Roa Logic總經(jīng)理Richard Herveille補(bǔ)充道:“從調(diào)試這個(gè)出發(fā)點(diǎn)來看,處理器跟蹤技術(shù)是RISC-V生態(tài)系統(tǒng)中真正缺失的部分,UltraSoC起到了很棒的帶頭作用。作為RISC-V基金會(huì)的創(chuàng)始成員之一,我們很高興看到這次RISC-V生態(tài)系統(tǒng)的重要強(qiáng)化?!?/p>

            “作為RISC-V ISA的最初發(fā)明者,我們SiFive一直樂于看到RISC-V生態(tài)系統(tǒng)的快速成長,”SiFive產(chǎn)品和業(yè)務(wù)拓展副總裁Jack Kang說道?!拔覀兪筍iFiveCoreplex IP的采用模式變得簡單而直接,包括我們的‘學(xué)習(xí)-評(píng)估-購買’這一購買流程也是如此,而UltraSoC推出的商用處理器跟蹤支持技術(shù),將使RISC-V的采用更加容易?!?/p>

            Syntacore首席執(zhí)行官Alexander Redkin說道:“我們很開心能與UltraSoC緊密合作來強(qiáng)化RISC-V生態(tài)系統(tǒng)。我們相信一個(gè)強(qiáng)大的、成熟的調(diào)試基礎(chǔ)架構(gòu)對(duì)于RISC-V的成功是關(guān)鍵且必要的;商業(yè)級(jí)RISC-V處理器跟蹤技術(shù)的出現(xiàn)意味著向前邁出了一大步,我們很高興為自己的SCRx內(nèi)核系列產(chǎn)品增加這項(xiàng)極受歡迎的功能?!?/p>

            UltraSoC上個(gè)月出席了由NVIDIA和上海交通大學(xué)(SJTU)在中國上海共同主辦的RISC-V基金會(huì)研討會(huì)。如希望獲得會(huì)議記錄,請(qǐng)?jiān)L問:https://riscv.org/2017/05/6th-risc-v-workshop-proceedings/。

            UltraSoC的半導(dǎo)體知識(shí)產(chǎn)權(quán)(SIP)可以簡化開發(fā),并為系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)人員提供有價(jià)值的嵌入式分析功能。據(jù)SemiCo Research估算,芯片制造商通過在其開發(fā)流程中使用UltraSoC的技術(shù),可使眾多項(xiàng)目的盈利能力翻倍,而開發(fā)成本則可削減四分之一。UltraSoC公司擁有十幾家備受矚目的授權(quán)客戶,包括海思(華為)、Imagination Technologies、Movidius(現(xiàn)在屬于英特爾)和美高森美(Microsemi)。UltraSoC的合作伙伴包括晶心科技、ARM、Baysand、Cadence/Tensilica、CEVA、Codasip、Lauterbach、MIPS、Roa Logic、Syntacore和Teledyne LeCroy。

            UltraSoC的RISC-V處理器跟蹤功能實(shí)現(xiàn)方案將在2017年第四季度推出。



          關(guān)鍵詞: UltraSoC RISC-V

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();